用于提高虚拟链路调度效率的AFDX端系统及方法技术方案

本发明专利技术公开用于提高虚拟链路调度效率的AFDX端系统及方法，包含有，虚拟链路内存、内存读接口、虚拟链路调度器、发送状态机及物理PHY，其中，所述虚拟链路内存、所述内存读接口、所述发送状态机及所述物理PHY依序相连，所述虚拟链路调度器分别与所述虚拟链路内存及所述发送状态机相连。本发明专利技术的有益效果在于：根据有效数据的帧长灵活地调整发送状态机的调度周期，大大提高虚拟链路调度器的调度效率，使AFDX端系统可以容纳更多的虚拟链路数量。使AFDX端系统可以容纳更多的虚拟链路数量。使AFDX端系统可以容纳更多的虚拟链路数量。

【技术实现步骤摘要】
用于提高虚拟链路调度效率的AFDX端系统及方法


[0001]本专利技术涉及航空电子全双工交换以太网领域，特别地是，用于提高虚拟链路调度效率的AFDX端系统及方法。

技术介绍

[0002]航空电子全双工交换以太网（简称：AFDX）为航电系统间进行数据交换而制定的电气和协议标准。随着机载通信对总线承载量和确定性的要求越来越高，AFDX以其高速率、高负载、确定性强在机载通信中越来越被广泛地应用。
[0003]目前，现有的AFDX端系统采用的调度方式一般都是周期性地对各个虚拟链路进行查询调度。而不同虚拟链路发送的数据有长有短，若是调度器采用周期性的调度方式，那么调度器的周期就要采用发送虚拟链路中最大帧长的时间为周期来进行调度，对于大部分帧长比较短的虚拟链路而言，大大降低了调度器的调度效率，同时也降低了VL虚拟链路数量的容纳量，也降低了AFDX端系统的整体性能。

技术实现思路

[0004]本专利技术要解决现有技术中AFDX端系统存在调度效率较低的问题，提供一种新型的用于提高虚拟链路调度效率的AFDX端系统及方法。
[0005]为了实现这一目的，本专利技术的技术方案如下：用于提高虚拟链路调度效率的AFDX端系统，包含有，虚拟链路内存、内存读接口、虚拟链路调度器、发送状态机及物理PHY，其中，所述虚拟链路内存、所述内存读接口、所述发送状态机及所述物理PHY依序相连，所述虚拟链路调度器分别与所述虚拟链路内存及所述发送状态机相连。
[0006]本专利技术还提供一种用于提高虚拟链路调度效率的AFDX端系统的方法，包含有以下步骤并且依次执行，步骤S1，提供权利要求1所述的AFDX端系统；步骤S2，初始化所述虚拟链路调度器及所述发送状态机：将所述虚拟链路调度器的调度成功信号及所述发送状态机的忙碌状态信号置为无效；步骤S3，所述虚拟链路调度器获取来自所述发送状态机的所述忙碌状态信号并且判断所述忙碌状态信号是否无效，若所述忙碌状态信号是无效，则进一步判断所述虚拟链路内存中是否存在有效数据：若所述虚拟链路内存存在所述有效数据，则执行调度进程并且在所述调度进程执行完毕后将所述调度成功信号置为有效；步骤S4，所述发送状态机获取来自所述虚拟链路调度器的所述调度成功信号并且判断所述调度成功信号是否有效：若所述调度成功信号是有效，则执行发送进程并且在所述发送进程的执行过程中将所述忙碌状态信号置为有效，待所述发送进程执行完毕后，将所述忙碌状态信号及所述调度成功信号置为无效；以及，步骤S5，重复执行步骤S3及步骤S4，直至所述AFDX端系统停止工作。
[0007]作为用于提高虚拟链路调度效率的AFDX端系统的方法的优选方案，步骤S3中，所
述调度进程是将所述有效数据从所述虚拟链路内存送至所述内存读接口。
[0008]作为用于提高虚拟链路调度效率的AFDX端系统的方法的优选方案，步骤S3中，若所述忙碌状态信号是有效，则跳转至步骤S4。
[0009]作为用于提高虚拟链路调度效率的AFDX端系统的方法的优选方案，步骤S3中，若所述调度成功信号为有效，则跳转至步骤S4。
[0010]作为用于提高虚拟链路调度效率的AFDX端系统的方法的优选方案，步骤S4中，所述发送进程是将所述有效数据从所述内存读接口经所述发送状态机送至所述物理PHY。
[0011]作为用于提高虚拟链路调度效率的AFDX端系统的方法的优选方案，步骤S4中，所述发送状态机先从所述内存读接口中读取所述有效数据的帧长，再根据所述有效数据的帧长读取所述有效数据。
[0012]作为用于提高虚拟链路调度效率的AFDX端系统的方法的优选方案，步骤S4中，若所述调度成功信号是无效，则跳转至步骤S5。
[0013]与现有技术相比，本专利技术的有益效果至少在于：根据有效数据的帧长灵活地调整发送状态机的调度周期，大大提高虚拟链路调度器的调度效率，使AFDX端系统可以容纳更多的虚拟链路数量。
[0014]除了上面所描述的本专利技术解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果之外，本专利技术所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将连接附图作出进一步详细的说明。
附图说明
[0015]图1为本专利技术的结构示意图。
[0016]图2为本专利技术的方法流程图。
具体实施方式
[0017]下面通过具体的实施方式连接附图对本专利技术作进一步详细说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本专利技术，但不构成对本专利技术的限定。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0018]请参见图1，图中示出的是用于提高虚拟链路调度效率的AFDX端系统。所述AFDX端系统由虚拟链路内存1、内存读接口2、发送状态机3、物理PHY4及虚拟链路调度器5等组成。其中，所述虚拟链路内存1、所述内存读接口2、所述发送状态机3及所述物理PHY4依序相连。所述虚拟链路调度器5分别与所述虚拟链路内存1及所述发送状态机3相连，即，将所述发送状态机3与所述虚拟调度器4用两根信号线连接相互通讯。
[0019]各个虚拟链路的数据在被所述虚拟链路调度器5调度并且被发送之前，都会将数据存放在所述虚拟链路内存1，然后等待调度器调度。
[0020]所述虚拟链路内存1：用于存储等待被调度的虚拟链路数据。
[0021]所述内存读接口2：当某一虚拟链路的数据被调度成功后，此模块负责将所述虚拟链路内存1中的数据读出。并将ip头内的数据长度读出，以用来识别数据发送的结束点。
[0022]所述虚拟链路调度器5：当检测到sendmachine_busy信号为0（即发送状态机处于空闲状态）时，即开启一次调度进程，若内存中存在有效数据并且符合流量整形的要求，那么所述虚拟链路调度器5就会调度成功，将schedule_successful信号置1（即调度成功）。
[0023]所述发送状态机3：当检测到Schedule_successful信号有效，即为1时，开启发送进程，将数据通过所述物理PHY4发送到数据总线上。
[0024]所述物理PHY4：为数据发送的物理接口。每个时钟周期发送4bits，总线速率为100M/s。
[0025]用于提高虚拟链路调度效率的AFDX端系统的方法，包含有以下步骤并且依次执行，步骤S1，提供AFDX端系统；步骤S2，初始化所述虚拟链路调度器及所述发送状态机：将所述虚拟链路调度器的调度成功信号及所述发送状态机的忙碌状态信号置为无效；步骤S3，所述虚拟链路调度器获取来自所述发送状态机的所述忙碌状态信号并且判断所述忙碌状态信号是否无效，若所述忙碌状态信号是无效，则进一步判断所述虚拟链路内存中是否存在有效数据：若所述虚拟链路内存存在所述有效数据，则执行调度进程并且在所述调度进程执行完毕后将所述调度成功信号置为有效；步骤S4，所述发送状态机获取来自所述虚拟链路调度器的所述调度成功信号并且判断所述调度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.用于提高虚拟链路调度效率的AFDX端系统，其特征在于，包含有，虚拟链路内存、内存读接口、虚拟链路调度器、发送状态机及物理PHY，其中，所述虚拟链路内存、所述内存读接口、所述发送状态机及所述物理PHY依序相连，所述虚拟链路调度器分别与所述虚拟链路内存及所述发送状态机相连。2.用于提高虚拟链路调度效率的AFDX端系统的方法，其特征在于，包含有以下步骤并且依次执行，步骤S1，提供权利要求1所述的AFDX端系统；步骤S2，初始化所述虚拟链路调度器及所述发送状态机：将所述虚拟链路调度器的调度成功信号及所述发送状态机的忙碌状态信号置为无效；步骤S3，所述虚拟链路调度器获取来自所述发送状态机的所述忙碌状态信号并且判断所述忙碌状态信号是否无效，若所述忙碌状态信号是无效，则进一步判断所述虚拟链路内存中是否存在有效数据：若所述虚拟链路内存存在所述有效数据，则执行调度进程并且在所述调度进程执行完毕后将所述调度成功信号置为有效；步骤S4，所述发送状态机获取来自所述虚拟链路调度器的所述调度成功信号并且判断所述调度成功信号是否有效：若所述调度成功信号是有效，则执行发送进程并且在所述发送进程的执行过程中将所述忙碌状态信号置为有效，待所述发送进程执行完毕后，将所述忙碌状态信号及所...

【专利技术属性】
技术研发人员：张丽，魏文正，李润青，陈利云，延现有，
申请(专利权)人：上海航空电器有限公司，
类型：发明
国别省市：