阵列基板及其制作方法技术

本申请公开一种阵列基板及其制作方法。阵列基板包括基板、薄膜晶体管、第一钝化层、有机膜层、公共电极、第二钝化层及像素电极层。有机膜层包括位于薄膜晶体管上方的第一过孔。公共电极覆盖像素区域，并包括第二过孔及围绕第二过孔的缓壁。第二过孔连通第一过孔，且缓壁的底缘与第一过孔的顶缘之间具有间距。第二钝化层包括连通第二过孔的第三过孔。像素电极层设在第二钝化层上，并通过第一过孔、第二过孔及第三过孔连接第二金属层，以优化公共电极的过孔边缘形貌，提升应付制程波动限度。提升应付制程波动限度。提升应付制程波动限度。

【技术实现步骤摘要】
阵列基板及其制作方法


[0001]本申请涉及显示
，尤其涉及一种阵列基板及其制作方法。

技术介绍

[0002]在液晶显示面板的面内开关(In
‑
Plane Switching,IPS)模式或边界电场开关(Fringe Field Switching,FFS)的显示模式中，公共电极91作为液晶偏转的一端，与像素电极92共同形成水平电场(如图1所示)，使液晶偏转从而实现显示。以像素作为显示区域、让背光通过从而产生红、绿、蓝三原色的部分称作开口区。为改善视角及提升显示效率，通常将开口区内让液晶偏转的像素电极92设计成条纹状。在液晶显示模式中，通常有公共电极条纹状、像素电极条纹状两种设计情况。当一种电极为条纹状设计时，另一种电极为开口区整面性覆盖设计。在像素电极条纹状、公共电极正面性的情况时，会增加公共电极的电阻，更加大栅线、数据线的信号扰动对公共电极构成的电容的耦合作用。
[0003]常用制备公共电极是使用半色调掩膜(halftone mask,HTM)工艺制作，在制作流程中，由于大面积HTM以及像素电极与第二金属层联本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，包括基板、设在所述基板上的第一金属层、第二金属层、第一金属走线、第二金属走线及薄膜晶体管，其特征在于，所述阵列基板还包括：第一钝化层，覆盖所述薄膜晶体管；有机膜层，设在所述第一钝化层上，并包括第一过孔，且所述第一过孔位于所述薄膜晶体管上方；公共电极，设在所述有机膜层上，包括第二过孔及围绕所述第二过孔的缓壁，所述第二过孔连通所述第一过孔，且所述缓壁的底缘与所述第一过孔的顶缘之间具有间距；第二钝化层，覆盖所述公共电极及所述有机膜层，并包括连通所述第二过孔的第三过孔，及通孔，其中所述通孔显露部分所述公共电极，且所述第一过孔、第二过孔及第三过孔共同定义第一连通孔，所述第一连通孔延伸至所述第一钝化层，并穿透部分所述第一钝化层，以显露部分所述薄膜晶体管；以及像素电极层，设在所述第二钝化层上，通过所述第一连通孔连接所述薄膜晶体管，及通过所述通孔连接所述公共电极。2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第三金属层，所述第三金属层设在所述公共电极上，并接触所述公共电极，其中所述第二过孔的缓壁的底缘与所述第一过孔的顶缘之间的所述间距小于2.5微米。3.如权利要求1所述的阵列基板，其特征在于，所述第二过孔在所述基板的正投影大于并覆盖所述第一过孔在所述基板的正投影，所述第二钝化层还包括包覆壁，其中所述包覆壁沿所述第一连通孔设置，并覆盖所述第一过孔的孔壁及所述第二过孔的缓壁。4.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括第二连通孔，所述第二连通孔位于所述第二金属走线上，并穿透所述第二钝化层、所述公共电极、所述有机膜层及部分所述第一钝化层，所述第二连通孔显露所述第二金属走线，其中所述像素电极通过所述第二连通孔连接所述第二金属走线，所述第三金属层通过所述公共电极和所述像素电极层由第二连通孔电性连接于第二金属走线。5.如权利要求1所述的阵列基板，其特征在于，所述第一金属层包括栅线，所述第二金属层包括数据线，所述栅线及所述数据线之间定义有多个像素区域，其中所述像素电极层包括多个相互间隔设置于所述像素区域的像素电极，所述公共电极为块状，并覆盖所述像素区域。6.一种阵列基板的制作方法，所述阵列基板包括基板、设在所述基板上的第一金属层、第二金属层、第一金属走线、第二金属走线及薄膜晶体管，其特征在于，包括：在所述基板上沉积第一钝化层，所述第一钝化层覆盖所述薄膜晶体管；在所述第一钝化层上沉积有机膜层；利用光刻工艺图形化所述有机膜层，并形成第一过孔，且所述第一过孔对应于所述薄膜晶体管上方；在所述有机膜层上沉积公共电极层；利用半色调掩膜板对所述公共电极层进行光...

【专利技术属性】
技术研发人员：刘倩，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：