一种杰林码纠错的检错性能提升方法、系统、设备及介质技术方案

本发明专利技术公开了一种杰林码纠错的检错性能提升方法、系统、设备及介质，由于数据在对称离散无记忆信道中传输存在错误，相关方案需要进行2

【技术实现步骤摘要】
一种杰林码纠错的检错性能提升方法、系统、设备及介质


[0001]本专利技术涉及信息编码
，特别涉及一种杰林码纠错的检错性能提升方法、系统、设备及介质。

技术介绍

[0002]杰林码纠错目前我国首个原创的信道编码算法，可被证明可达信道容量，未来在信息技术和通信传输领域具有着重要的应用价值，如图1所示，其过程为：发送端(即编码端)将长度为n的二进制序列X＝(x1,x2,
…
,x
n
)的加权概率算术编码(也称加权概率编码)结果L
l
转换为长度为m的二进制序列V＝(v1,v2,
…
,v
m
)，V通过DMC(Discrete Memoryless Channel，对称离散无记忆信道)信道传输，U＝(u1,u2,
…
,u
m
)为接收端(即译码端)接收到的二进制序列。其中DMC信道包括BSC(Binary Symmetric Channel，二进制对称信道)和BEC(二进制擦除信道)信道。
[0003]在相关方案中，接收端在BSC或BEC信道进行杰林码检错后再前向纠错，需要对每个比特进行非运算，当m＝32时，则需要进行2
m
次校验完成纠错动作。随着m增加，运算量成指数增加。

技术实现思路

[0004]本专利技术旨在至少解决现有技术中存在的技术问题。为此，本专利技术提出一种杰林码纠错的检错性能提升方法、系统、设备及介质。能够有效减少校验判断的复杂度，提升相关方案的运算效率。
[0005]本专利技术的第一方面，提供了一种杰林码纠错的检错性能提升方法，包括如下步骤：
[0006]发送端获取信源序列经过加权概率算术编码得到的二进制序列V；
[0007]所述发送端根据所述二进制序列V转换成第一字节序列V
′
，其中，其中y
i
∈{0，1，...，255}，m表示所述二进制序列V的序列长度，表示m/8的向下取整；
[0008]所述发送端根据所述第一字节序列V
′
生成第二字节序列Q，其中生成第二字节序列Q，其中
[0009]所述发送端根据所述第二字节序列Q生成第三字节序列Q
′
，其中，其中Y
i
′
＝Y
i
+Y
i+1
，Y
′
i+1
＝Y
i+1
‑
Y
i
；
[0010]所述发送端将所述第三字节序列Q
′
通过对称离散无记忆信道发送至接收端；
[0011]所述接收端接收所述对称离散无记忆信道输出的序列，并通过如下公式还原出所述第一字节序列V
′
：
[0012][0013]当的结果为小数时，所述接收端还原出的所述第一字节序列y
′
出现错误。
[0014]根据本专利技术的实施例，至少具有如下技术效果：
[0015]由于数据在对称离散无记忆信道中传输存在错误，相关方案需要进行2
m
次校验完成纠错动作，运算量较大。为了解决快速校验问题，本方法在相关方案的基础上利用“奇数无法整除偶数”为条件对二进制序列V进行字节间运算，利用数学方法赋予二进制序列V一个确定的检错判断依据，接收端在接收数据后，通过该确定的检错判断依据实现数据的快速校验，本方法不会降低数据在对称离散无记忆信道中的传输速率，也不会增加编码后字节的长度，不改变编码的码率，能够有效减少校验判断的复杂度，提升相关方案的运算效率。
[0016]本专利技术的第二方面，提供了一种杰林码纠错的检错性能提升系统，包括发送端和接收端，其中：
[0017]所述发送端用于将信源序列经过加权概率算术编码得到的二进制序列V转换成第一字节序列V
′
，其中y
i
∈{0，1，...，255}，∈{0，1，...，255}，m表示所述二进制序列V的序列长度，表示m/8的向下取整；根据所述第一字节序列V
′
生成第二字节序列Q，其中二字节序列Q，其中根据所述第二字节序列Q生成第三字节序列Q
′
，其中Y
i
′
＝Y
i
+Y
i+1
，Y
′
i+1
＝Y
i+1
‑
Y
i
；将所述第三字节序列Q
′
通过对称离散无记忆信道发送至接收端；
[0018]所述接收端用于接收所述对称离散无记忆信道输出的序列，并通过如下公式还原出所述第一字节序列V
′
：
[0019][0020]以及当的结果为小数时，还原出的所述第一字节序列V
′
出现错误。
[0021]根据本专利技术的实施例，至少具有如下技术效果：
[0022]由于数据在对称离散无记忆信道中传输存在错误，相关方案需要进行2
m
次校验完成纠错动作，运算量较大。为了解决快速校验问题，在相关方案的基础上，发送端利用“奇数无法整除偶数”为条件对二进制序列V进行字节间运算，利用数学方法赋予二进制序列y一个确定的检错判断依据，接收端在接收数据后，通过该确定的检错判断依据实现数据的快速校验，不会降低数据在对称离散无记忆信道中的传输速率，也不会增加编码后字节的长度，不改变编码的码率，能够有效减少校验判断的复杂度，提升运算效率。
[0023]本专利技术的第三方面，提供了一种电子设备，包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理
器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行上述的杰林码纠错的检错性能提升方法。
[0024]本专利技术的第四方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行上述的杰林码纠错的检错性能提升方法。
[0025]需要注意的是，本专利技术的第三方面和第四方面与现有技术之间的有益效果与上述的杰林码纠错的检错性能提升方法与现有技术之间的有益效果相同，此处不再细述。
[0026]本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0027]本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0028]图1为杰林码纠错的流程示意图；
[0029]图2为本专利技术一个实施例提供的杰林码纠错的检错性能提升系统的结构示意图；
[0030]图3为本专利技术一个实施例提供的杰林码纠错的检错性能提升方法的流程示意图。
具体实施方式
[0031]下面详细描述本专利技术的实施例，所述实施例的示例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种杰林码纠错的检错性能提升方法，其特征在于，包括如下步骤：发送端获取信源序列经过加权概率算术编码得到的二进制序列V；所述发送端根据所述二进制序列V转换成第一字节序列V
′
，其中，其中y
i
∈{0,1,
…
,255}，m表示所述二进制序列V的序列长度，表示m/8的向下取整；所述发送端根据所述第一字节序列V
′
生成第二字节序列Q，其中Q，其中Q，其中所述发送端根据所述第二字节序列Q生成第三字节序列Q
′
，其中，其中Y
′
i
＝Y
i
+Y
i+1
,Y
′
i+1
＝Y
i+1
‑
Y
i
；所述发送端将所述第三字节序列Q
′
通过对称离散无记忆信道发送至接收端；所述接收端接收所述对称离散无记忆信道输出的序列，并通过如下公式还原出所述第一字节序列V
′
：当的结果为小数时，所述接收端还原出的所述第一字节序列V
′
出现错误。2.根据权利要求1所述的杰林码纠错的检错性能提升方法，其特征在于，所述对称离散无记忆信道包括二进制对称信道或二进制擦除信道。3.一种杰林码纠错的检错性能提升系统，其特征在于，包括发送端和接收端，其中：所述发送端用于将信源序列经过加权概率算术编码得到的二进制序列V转换成第一字节序列...

【专利技术属性】
技术研发人员：周浪，廖亦凡，
申请(专利权)人：湖南遥昇通信技术有限公司，
类型：发明
国别省市：