数据缓冲方法及装置制造方法及图纸

本发明专利技术提供一种数据缓冲方法及装置，所述方法包括：下位机系统的总线驱动软件将第一数据存储至所述下位机系统的数据缓冲模块的接收数据缓存区；所述下位机系统的FC应用软件从所述接收数据缓存区读取所述第一数据，将所述第一数据发送至上位机系统；其中，所述第一数据为网络控制器发送至硬件设备，并由所述硬件设备的现场可编程门阵列FPGA软件通过中断方式上报至所述下位机系统的总线驱动软件的数据。本发明专利技术能够有效防止因系统调度延迟而导致数据被覆盖或丢失的风险，实用性广泛。实用性广泛。实用性广泛。

【技术实现步骤摘要】
数据缓冲方法及装置


[0001]本专利技术涉及通信
，尤其涉及一种数据缓冲方法及装置。

技术介绍

[0002]FC
‑
AE
‑
1553协议基于光纤物理介质进行数据传输，其最高传输速率达到4.25Gbps。在基于FC
‑
AE
‑
1553协议进行数据通信的工程应用中，下位机设备采用嵌入式平台，下位机设备的软件为实时操作系统或裸机软件。
[0003]目前，下位机设备的软件在接收到硬件设备发送的数据的情况下，应当及时从硬件设备的存储区中读取数据，否则会发生数据被覆盖的风险。其中，若下位机设备的软件为裸机软件，则该软件采用单任务循环顺序执行设计；若下位机设备的软件为实时操作系统，则任务的执行由系统调度决定，这种方式存在任务优先级低导致任务无法被调度执行，进而出现数据无法及时处理的问题。
[0004]因此，相关技术中数据处理不及时导致数据被覆盖或丢失的问题亟待解决。

技术实现思路

[0005]本专利技术提供一种数据缓冲方法及装置，用以解决相关技术中数据处理不及时导致数据被覆盖或丢失的问题。
[0006]第一方面，本专利技术提供一种数据缓冲方法，包括：
[0007]下位机系统的总线驱动软件将第一数据存储至所述下位机系统的数据缓冲模块的接收数据缓存区；
[0008]所述下位机系统的FC应用软件从所述接收数据缓存区读取所述第一数据，将所述第一数据发送至上位机系统；
[0009]其中，所述第一数据为网络控制器发送至硬件设备，并由所述硬件设备的现场可编程门阵列FPGA软件通过中断方式上报至所述下位机系统的总线驱动软件的数据；
[0010]其中，所述第一数据为FC
‑
AE
‑
1553协议数据；
[0011]或者，
[0012]下位机系统的FC应用软件接收上位机系统发送的第二数据，将所述第二数据存储至所述下位机系统的数据缓冲模块的发送数据缓存区；
[0013]所述下位机系统的总线驱动软件从所述发送数据缓存区读取所述第二数据，并将所述第二数据发送至硬件设备的现场可编程门阵列FPGA软件，并由所述硬件设备将所述第二数据发送至网络控制器；
[0014]其中，所述第二数据为FC
‑
AE
‑
1553协议数据。
[0015]可选地，所述下位机系统的数据缓冲模块在所述总线驱动软件中实现；
[0016]或者，所述下位机系统的数据缓冲模块在FC应用软件中实现；
[0017]或者，所述下位机系统的数据缓冲模块通过中间服务件的方式实现。
[0018]可选地，所述数据缓冲模块包括索引结构与数据存储区结构；
[0019]所述索引结构基于哈希算法设计，用于通过缓存索引值对数据进行索引，所述缓存索引值通过以所述数据的通信参数作为哈希函数的输入参数计算得到；
[0020]所述数据存储区结构用于对数据进行缓存，包括接收数据缓存区和发送数据缓存区；
[0021]其中，所述接收数据缓存区用于存储所述第一数据的通信参数、所述第一数据的状态字、所述第一数据的长度和所述第一数据的内容；
[0022]所述发送数据缓存区用于存储所述第二数据的通信参数、所述第二数据的长度和所述第二数据的内容。
[0023]可选地，所述下位机系统的总线驱动软件将第一数据存储至所述下位机系统的数据缓冲模块的接收数据缓存区，具体包括：
[0024]所述下位机系统的总线驱动软件基于哈希算法获取第一数据的缓存首地址；
[0025]所述下位机系统的总线驱动软件基于所述缓存首地址将所述第一数据存储至所述接收数据缓存区；
[0026]所述下位机系统的FC应用软件将所述第二数据存储至所述下位机系统的数据缓冲模块的发送数据缓存区，具体包括：
[0027]所述下位机系统的FC应用软件基于哈希算法获取第二数据的缓存首地址；
[0028]所述下位机系统的FC应用软件基于所述缓存首地址将所述第二数据存储至所述发送数据缓存区。
[0029]可选地，所述下位机系统的FC应用软件从所述接收数据缓存区读取所述第一数据，具体包括：
[0030]所述下位机系统的FC应用软件基于哈希算法获取所述第一数据的缓存首地址；
[0031]所述下位机系统的FC应用软件基于所述缓存首地址从所述接收数据缓存区读取所述第一数据；
[0032]所述下位机系统的总线驱动软件从所述发送数据缓存区读取所述第二数据，具体包括：
[0033]所述下位机系统的总线驱动软件基于哈希算法获取所述第二数据的缓存首地址；
[0034]所述下位机系统的总线驱动软件基于所述缓存首地址从所述发送数据缓存区读取所述第二数据。
[0035]可选地，所述基于哈希算法获取所述第一数据的缓存首地址，具体包括：
[0036]获取所述第一数据对应的通信参数；
[0037]根据所述第一数据对应的通信参数，通过哈希函数计算得到所述第一数据的缓存索引值；
[0038]基于所述第一数据的缓存索引值，通过映射算法计算得到所述第一数据在接收数据缓存区的缓存首地址；
[0039]所述基于哈希算法获取第二数据的缓存首地址，具体包括：
[0040]获取所述第二数据对应的通信参数；
[0041]根据所述第二数据对应的通信参数，通过哈希函数计算得到所述第二数据的缓存索引值；
[0042]基于所述第二数据的缓存索引值，通过映射算法计算得到所述第二数据在发送数
据缓存区的缓存首地址；
[0043]其中，所述通信参数包括目标网络终端NT地址、目标网络终端NT子地址和消息循环次数。
[0044]可选地，若所述第一数据或第二数据的消息循环次数超过预设阈值，则所述第一数据或第二数据的缓存索引值满足公式(1)：
[0045]Hash(α,β,p)＝Hash(α,β,P+p)
ꢀꢀꢀꢀ
(1)
[0046]其中，Hash(α,β,p)表示第p次循环传输的第一数据或第二数据的缓存索引值，Hash(α,β,P+p)表示第P+p次循环传输的第一数据或第二数据的缓存索引值，α表示目标网络终端NT地址，β表示目标网络终端NT子地址，p表示消息循环次数，P表示预设阈值，1≤p≤P。
[0047]第二方面，本专利技术提供一种数据缓冲装置，包括：
[0048]第一存储单元，用于下位机系统的总线驱动软件将第一数据存储至所述下位机系统的数据缓冲模块的接收数据缓存区；
[0049]第一读取单元，用于所述下位机系统的FC应用软件从所述接收数据缓存区读取所述第一数据，将所述第一数据发送至上位机系统；
[0050]其中，所述第一数据为网络控制器发送至硬件设备，并由所述硬件设备的现场可编程门阵列FPGA软件通过中断方式上报至所述下位机系统的总线驱动软件的数据；...

【技术保护点】

【技术特征摘要】
1.一种数据缓冲方法，其特征在于，包括：下位机系统的总线驱动软件将第一数据存储至所述下位机系统的数据缓冲模块的接收数据缓存区；所述下位机系统的FC应用软件从所述接收数据缓存区读取所述第一数据，将所述第一数据发送至上位机系统；其中，所述第一数据为网络控制器发送至硬件设备，并由所述硬件设备的现场可编程门阵列FPGA软件通过中断方式上报至所述下位机系统的总线驱动软件的数据；其中，所述第一数据为FC
‑
AE
‑
1553协议数据；或者，下位机系统的FC应用软件接收上位机系统发送的第二数据，将所述第二数据存储至所述下位机系统的数据缓冲模块的发送数据缓存区；所述下位机系统的总线驱动软件从所述发送数据缓存区读取所述第二数据，并将所述第二数据发送至硬件设备的现场可编程门阵列FPGA软件，并由所述硬件设备将所述第二数据发送至网络控制器；其中，所述第二数据为FC
‑
AE
‑
1553协议数据。2.根据权利要求1所述的数据缓冲方法，其特征在于，所述下位机系统的数据缓冲模块在所述总线驱动软件中实现；或者，所述下位机系统的数据缓冲模块在FC应用软件中实现；或者，所述下位机系统的数据缓冲模块通过中间服务件的方式实现。3.根据权利要求2所述的数据缓冲方法，其特征在于，所述数据缓冲模块包括索引结构与数据存储区结构；所述索引结构基于哈希算法设计，用于通过缓存索引值对数据进行索引，所述缓存索引值通过以所述数据的通信参数作为哈希函数的输入参数计算得到；所述数据存储区结构用于对数据进行缓存，包括接收数据缓存区和发送数据缓存区；其中，所述接收数据缓存区用于存储所述第一数据的通信参数、所述第一数据的状态字、所述第一数据的长度和所述第一数据的内容；所述发送数据缓存区用于存储所述第二数据的通信参数、所述第二数据的长度和所述第二数据的内容。4.根据权利要求1所述的数据缓冲方法，其特征在于，所述下位机系统的总线驱动软件将第一数据存储至所述下位机系统的数据缓冲模块的接收数据缓存区，具体包括：所述下位机系统的总线驱动软件基于哈希算法获取第一数据的缓存首地址；所述下位机系统的总线驱动软件基于所述缓存首地址将所述第一数据存储至所述接收数据缓存区；所述下位机系统的FC应用软件将所述第二数据存储至所述下位机系统的数据缓冲模块的发送数据缓存区，具体包括：所述下位机系统的FC应用软件基于哈希算法获取第二数据的缓存首地址；所述下位机系统的FC应用软件基于所述缓存首地址将所述第二数据存储至所述发送数据缓存区。5.根据权利要求1所述的数据缓冲方法，其特征在于，所述下位机系统的FC应用软件从
所述接收数据缓存区读取所述第一数据，具体包括：所述下位机系统的FC应用软件基于哈希算法获取所述第一数据的缓存首地址；所述下位机系统的FC应用软件基于所述缓存首地址从所述接收数据缓存区读取所述第一数据；所述下位机系统的总线驱动软件从所述发送数据缓存区读取所述第二数据，具体包括：所述下位机系统的总线驱动软件基于哈希算法获取所述...

【专利技术属性】
技术研发人员：郑文浩，房亮，曹丽剑，羡长明，刘新龙，臧义昌，田久敏，唐利君，
申请(专利权)人：北京国科天迅科技有限公司，
类型：发明
国别省市：