一种基于FPGA的高帧率低延迟图形生成装置制造方法及图纸

本发明专利技术提出了一种基于FPGA的高帧率低延迟图形生成装置，包括图形绘制处理器、FPGA、字符存储器、图形显存、外视频存储器；FPGA中包括绘图命令缓冲单元、图形绘制单元、显存读写控制单元、ECC校验单元、外视频控制单元、显示叠加单元、显示输出调整单元。本发明专利技术适用于航空军机和民机显示系统中图形生成，能够有效解决目前应用商用COTS显示芯片所带来的设计瓶颈，具有高帧率、低延迟、集成度高、低功耗的显著有点，有力的支撑显示系统的设计开发工作。有力的支撑显示系统的设计开发工作。有力的支撑显示系统的设计开发工作。

【技术实现步骤摘要】
一种基于FPGA的高帧率低延迟图形生成装置


[0001]本专利技术涉及一种基于FPGA的高帧率低延迟图形生成装置，属于航空电子设计领域。

技术介绍

[0002]机载显示系统是飞机航电系统的重要组成部分，是飞行员获取飞行姿态参数以及把控飞行控制的窗口。平视显示器、下视显示器等设备作为重要的人机接口设备将飞行参数信息转化成显示信息为飞行员提供直观的飞行指引。
[0003]目前，机载显示系统中采用商用COTS显示芯片完成图形生成，但存在以下的问题：
[0004]1、延迟大，机载显示设备实时性要求较高，商用显示芯片延迟较大，对系统延迟指标是一种制约；
[0005]2、帧率低，复杂显示画面帧率低，影响飞行参数信息的及时显示；
[0006]3、民机显示产品中应用适航支持数据少，制约商用COTS器件在产品中的应用。
[0007]4、一般商用COTS显示芯片完成外视频叠加还需要额外增加设计电路。

技术实现思路

[0008]针对现有技术存在的问题，本专利技术提出一种基于FPGA的高帧率低延迟图形生成装置，使用FPGA器件完成绘图指令的接收、图形生成以及外视频叠加和显示调整输出的功能，具有高帧率、低延迟、功耗低的特点，有利于系统散热设计，而且本专利技术将视频叠加功能与图形生成功能集成在一起，集成化程度高，也进一步降低了叠加处理延迟。
[0009]本专利技术的技术方案为：
[0010]所述一种基于FPGA的高帧率低延迟图形生成装置，包括图形绘制处理器、FPGA、字符存储器、图形显存、外视频存储器；
[0011]所述FPGA中包括：绘图命令缓冲单元、图形绘制单元、显存读写控制单元、ECC校验单元、外视频控制单元、显示叠加单元、显示输出调整单元；
[0012]绘图命令缓冲单元对图形绘制处理器发送至FPGA的绘图指令进行缓冲，并输出给图形绘制单元，所述绘图指令包括设置命令和图形命令；
[0013]在垂直同步指令开启情况下，绘图命令缓冲单元采用三级缓冲仲裁机制解决绘图指令传递异步问题，确保图形绘制单元读取的绘图指令为一帧完整数据指令；在垂直同步指令关闭情况下，三级缓存仲裁机制第二级缓存区由双缓冲切换为单缓冲，以保证绘图指令的低延迟传递；三级缓存仲裁机制第二级缓冲区两端读写时钟配置为速率相同；
[0014]所述图形绘制单元解析图形命令，并根据不同图元采用多通道并行绘制机制进行图元绘制；完成图元绘制后，根据绘制结果的不同特点存储在直接结果缓冲区、插值结果缓冲区、填充结果缓冲区以及第一插值结果缓冲区中；其中直接结果缓存区用于存放要直接输出的与背景颜色无关的像素点的数据，插值结果缓存区用于存放需要插值修正的像素点的数据，填充结果缓存区用于存放填充三角形、填充矩形和填充圆的数据，第一插值结果缓
存区用于存放填充三角形、填充矩形和填充圆反走样时，图形外边缘单边反走样的数据；
[0015]所述显存读写控制单元将图元绘制后结果写入图形显存，并随显示叠加单元的图形数据读出时序读出图形显存中的数据；所述显存读写控制单元对直接结果缓冲区、插值结果缓冲区、填充结果缓冲区以及第一插值结果缓冲区的数据写入以及读出操作进行中断裁决和判断，其中优先级为图形读出>直接结果缓冲区写>插值结果缓冲区写>填充结果缓冲区写>第一插值结果缓冲区写；而图形数据读出时序根据最终需要输出的视频时序确定；
[0016]ECC校验单元以数据帧为单位对写入图形显存中的数据和读出显存的绘图数据进行ECC的校验；
[0017]在外视频叠加功能开启的情况下，外视频控制单元将输入的外视频数据在外视频存储器中进行缓存后，显示叠加单元按照图形数据读出的时序从外视频控制单元中读出外视频像素数据与图形数据进行像素级别叠加后送至显示输出调整单元；外视频叠加功能关闭的情况下，显示叠加单元直接将从图形显存中读取的图形数据送至显示输出调整单元；
[0018]所述显示输出调整单元根据设定的输出视频协议对输入的数据进行调整后输出。
[0019]进一步的，所述设置命令包含图形分辨率、开窗、闭塞区、背景颜色、垂直同步功能开启关闭、外视频叠加功能开启关闭参数设置。
[0020]进一步的，所述图形命令包括图元类型绘图指令以及图元绘制参数；所述图元类型包括点、线、圆形、三角形、圆弧、字符；所述图元绘制参数包括颜色、线宽。
[0021]进一步的，所述绘图命令缓冲单元中包括三级缓冲单元，第一级缓冲单元为指令接收存储单元，第二级缓冲单元具有两个指令缓冲区，第三级缓冲单元为指令发送存储单元；
[0022]指令接收存储单元接收完一帧绘图指令后，在垂直同步指令打开情况下，将绘图指令以帧为单位依次交替写入第二级缓冲单元的两个指令缓存区中；在垂直同步指令关闭情况下，将绘图指令以帧为单位写入第二级缓冲单元中的某一指定指令缓存区中；
[0023]对于上电后的第一帧绘图指令，从第二级缓冲单元直接读取至指令发送存储单元；对于之后的绘图指令，当接收到图形绘制单元发出的绘图完成信号后，再将绘图指令从第二级缓冲单元读取至指令发送存储单元，读取规则如下：
[0024]在垂直同步指令打开情况下：
[0025]当要读取第一指令缓存区中数据时，判断flag1信号，若flag1信号有效，则读取第一指令缓存区数据，否则继续读取第二指令缓存区数据；所述flag1信号表示上次读取第一指令缓存区数据后，第一指令缓存区是否被再次写入数据，其中若第一指令缓存区被再次写入数据，则flag1信号有效，否则flag1信号无效；
[0026]当要读取第二指令缓存区中数据时，判断flag2信号，若flag2信号有效，则读取第二指令缓存区数据，否则继续读取第一指令缓存区数据；所述flag2信号表示上次读取第二指令缓存区数据后，第二指令缓存区是否被再次写入数据，其中若第二指令缓存区被再次写入数据，则flag2信号有效，否则flag2信号无效；
[0027]在垂直同步指令关闭情况下：
[0028]直接将绘图指令从所述某一指定指令缓存区读取至指令发送存储单元。
[0029]进一步的，绘制通道包括点绘制通道、水平直线绘制通道、斜线绘制通道、圆形绘制通道、圆弧绘制通道、三角形填充绘制通道、矩形填充绘制通道、圆形填充绘制通道、字符
绘制通道。
[0030]进一步的，除字符绘制外，其余图元绘制是由FPGA算法实时绘制，字符绘制是从字符存储器中读取需要绘制的字符。
[0031]进一步的，图形显存中采用“乒乓”缓存的机制解决读写异步完整帧数据的问题。
[0032]进一步的，显示叠加单元进行像素级别叠加的公式如下：
[0033]R(x,y)＝(255
‑
gray(x,y))*bg_R(x,y)/255；
[0034]G(x,y)＝(255
‑
gray(x,y))*bg_G(x,y)/255；
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的高帧率低延迟图形生成装置，其特征在于：包括图形绘制处理器、FPGA、字符存储器、图形显存、外视频存储器；所述FPGA中包括：绘图命令缓冲单元、图形绘制单元、显存读写控制单元、ECC校验单元、外视频控制单元、显示叠加单元、显示输出调整单元；绘图命令缓冲单元对图形绘制处理器发送至FPGA的绘图指令进行缓冲，并输出给图形绘制单元，所述绘图指令包括设置命令和图形命令；在垂直同步指令开启情况下，绘图命令缓冲单元采用三级缓冲仲裁机制解决绘图指令传递异步问题，确保图形绘制单元读取的绘图指令为一帧完整数据指令；在垂直同步指令关闭情况下，三级缓存仲裁机制第二级缓存区由双缓冲切换为单缓冲，以保证绘图指令的低延迟传递；三级缓存仲裁机制第二级缓冲区两端读写时钟配置为速率相同；所述图形绘制单元解析图形命令，并根据不同图元采用多通道并行绘制机制进行图元绘制；完成图元绘制后，根据绘制结果的不同特点存储在直接结果缓冲区、插值结果缓冲区、填充结果缓冲区以及第一插值结果缓冲区中；其中直接结果缓存区用于存放要直接输出的与背景颜色无关的像素点的数据，插值结果缓存区用于存放需要插值修正的像素点的数据，填充结果缓存区用于存放填充三角形、填充矩形和填充圆的数据，第一插值结果缓存区用于存放填充三角形、填充矩形和填充圆反走样时，图形外边缘单边反走样的数据；所述显存读写控制单元将图元绘制后结果写入图形显存，并随显示叠加单元的图形数据读出时序读出图形显存中的数据；所述显存读写控制单元对直接结果缓冲区、插值结果缓冲区、填充结果缓冲区以及第一插值结果缓冲区的数据写入以及读出操作进行中断裁决和判断，其中优先级为图形读出>直接结果缓冲区写>插值结果缓冲区写>填充结果缓冲区写>第一插值结果缓冲区写；而图形数据读出时序根据最终需要输出的视频时序确定；ECC校验单元以数据帧为单位对写入图形显存中的数据和读出显存的绘图数据进行ECC的校验；在外视频叠加功能开启的情况下，外视频控制单元将输入的外视频数据在外视频存储器中进行缓存后，显示叠加单元按照图形数据读出的时序从外视频控制单元中读出外视频像素数据与图形数据进行像素级别叠加后送至显示输出调整单元；外视频叠加功能关闭的情况下，显示叠加单元直接将从图形显存中读取的图形数据送至显示输出调整单元；所述显示输出调整单元根据设定的输出视频协议对输入的数据进行调整后输出。2.根据权利要求1所述一种基于FPGA的高帧率低延迟图形生成装置，其特征在于：所述设置命令包含图形分辨率、开窗、闭塞区、背景颜色、垂直同步功能开启关闭、外视频叠加功能开启关闭参数设置。3.根据权利要求1所述一种基于FPGA的高帧率低延迟图形生成装置，其特征在于：所述图形命令包括图元类型绘图指令以及图元绘制参数；所述图元类型包括点、线、圆形、三角形、圆弧、字符；所述图元绘制参数包括颜色、线宽。4.根据权利要求1所述一种基于FPGA的高帧率低延迟图形生成装置，其特征在于：所述绘图命令缓冲单元中包括三级缓冲单元，第一级缓冲单元为指令接收存储单元，第二级缓冲单元具有两个指令缓冲区，第三级缓冲单元为指令...

【专利技术属性】
技术研发人员：张川，苏霖，梁宸宇，李文强，
申请(专利权)人：中国航空工业集团公司洛阳电光设备研究所，
类型：发明
国别省市：