一种用于SiP芯片内处理器程序可信执行的实现方法技术

本发明专利技术属于信息安全技术领域，具体涉及一种用于SiP芯片内处理器程序可信执行的实现方法，包括：将处理器、FPGA、处理器程序存储器、FPGA配置芯片集成在一个SiP芯片中；SiP芯片内部的FPGA上电先启动，通过内部的加解密IP核与板上的可信模块进行通信，判断是否为安全可信的环境；如果通信正确，则通过内部逻辑控制SiP芯片内部处理器复位，并将处理器程序存储器与处理器连接，实现处理器的程序启动；如果通信不正确，则SiP芯片内部的FPGA控制处理器复位，控制处理器进入复位模式，避免发生程序泄露。所述方法实现了SiP芯片内处理器程序运行的可信执行。信执行。信执行。

【技术实现步骤摘要】
一种用于SiP芯片内处理器程序可信执行的实现方法


[0001]本专利技术属于信息安全
，具体涉及一种用于SiP芯片内处 理器程序可信执行的实现方法，具体是指利用在SiP内部集成的可编 程逻辑器件判断板级系统状态的是否可信，进而来控制SiP芯片内部 处理器的程序启动、执行及处理器复位等操作，实现SiP芯片内处理 器程序运行的可信执行。

技术介绍

[0002]信息安全的内涵在不断的延伸，从最初的信息保密性发展到信息 的完整性、可用性、可控性和不可否认性，进而又发展为“攻(攻击)、 防(防范)、测(检测)、控(控制)、管(管理)、评(评估)”。尽管 这些年信息安全技术和产品得到了很大的发展，各种解决方案不断涌 现，然而总体效果并不是特别良好。
[0003]人们注意到，近20年来计算机的体系结构没有发生多大的变化， 人们可以随便设置代码，随便读取存储空间里面的数据，这就导致了 病毒、木马和各种攻击的蔓延以及安全问题的层出不穷。
[0004]基于这种认识，一种新的安全理念认为应该从芯片上、硬件结构 和操作系统等方面综合采取措施来提升安全性。可信计算以及相似概 念所受到的推崇，究其根本源自于日益复杂的计算环境中层出不穷的 安全威胁，传统的安全保护方法无论从构架还是从强度上来看都已显 得力不从心。目前业内的安全解决方案往往侧重于先防外后防内、先 防服务设施后防终端设施，而可信计算则反其道而行之，首先保证所 有终端的安全性，即透过确保安全的组件来组建更大的安全系统，从 源头抓起，从源头开始治理；从可信的终端、可信的服务器、可信的 智能移动平台到可信的网络接入以及可信的网络。从只关注数据安全 到关注安全保障是信息安全理念的一大进步，今天我们在密切关注着 可信计算的发展动态，未来还关注安全免疫的技术研究。
[0005]处理器为系统执行各项任务、处理各种数据的核心，处理器的程 序运行安全决定了系统的安全可靠。为实现处理器程序运行安全，确 保在高安全可靠领域应用的高全可靠，需要对处理器的程序运行全过 程的板卡级可信执行。

技术实现思路

[0006](一)要解决的技术问题
[0007]本专利技术要解决的技术问题是：如何提供一种用于SiP芯片内部处 理器程序在可信环境下运行的方法。
[0008](二)技术方案
[0009]为解决上述技术问题，本专利技术提供一种用于SiP芯片内处理器程 序可信执行的实现方法，所述方法实施过程中，包括：
[0010]步骤1：将处理器、FPGA、处理器程序存储器、FPGA配置芯片 集成在一个SiP芯片中；其中，所述处理器程序存储器挂载在FPGA 上，处理器程序加载通过FPGA控制；所述FPGA
内集成一个加解密 IP核；
[0011]步骤2：SiP芯片内部的FPGA上电先启动，通过内部的加解密 IP核与板上的可信模块进行通信，判断是否为安全可信的环境；
[0012]步骤3：如果通信正确，则通过内部逻辑控制SiP芯片内部处理 器复位，并将处理器程序存储器与处理器连接，实现处理器的程序启 动；
[0013]步骤4：如果通信不正确，则SiP芯片内部的FPGA控制处理器 复位，控制处理器进入复位模式，避免发生程序泄露。
[0014]其中，所述方法还包括：
[0015]步骤5：如果FPGA检测到板级系统发生变化或出现异常情况， 同样将控制处理器进入复位模式，避免发生程序泄露。
[0016]其中，所述FPGA内集成的加解密IP核，支撑多种标准加解密 算法。
[0017]其中，所述FPGA内集成的加解密IP核，用于根据不同板级系 统能够支持的加解密方案，实现多种加解密方案的支持。
[0018]其中，所述FPGA内部的FPGA裸芯片至少为300万FPGA芯片。
[0019]其中，所述处理器程序存储器采用SPI Flash程序存储器。
[0020]其中，在SiP芯片中集成支持SPI Flash启动的处理器。
[0021]其中，所述FPGA配置芯片集成在SiP芯片内部，避免集成在 SiP外部情况下，可以通过更换FPGA配置芯片的方式破解处理器的 可信执行检查操作。
[0022]其中，所述方法用于嵌入式计算、控制及信息处理需要采用处理 器、FPGA、存储器的典型架构的领域。
[0023]其中，所述方法用于实现SiP芯片内处理器程序运行的可信执行。
[0024](三)有益效果
[0025]与现有技术相比较，本专利技术具备如下有益效果：本专利技术的技术优 势在于：
[0026]1.内部集成FPGA裸芯片，至少为300万FPGA芯片，可以支撑 多种标准加解密算法或定制化加解密算法
[0027]2.采用FPGA配置芯片也需要集成在SiP芯片内部，避免集成 在SiP外部情况下，可以通过更换FPGA配置芯片的方式破解处理器 的可信执行检查操作。
[0028]3.采用SPI Flash程序存储器，可以实现SiP芯片的小型化集成， 节约FPGA引脚。
附图说明
[0029]图1为本专利技术技术方案SiP芯片的电路架构框图。
具体实施方式
[0030]为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实 施例，对本专利技术的具体实施方式作进一步详细描述。
[0031]为解决上述技术问题，本专利技术提供一种用于SiP芯片内处理器程 序可信执行的实现方法，所述方法实施过程中，包括：
[0032]步骤1：将处理器、FPGA、处理器程序存储器、FPGA配置芯片 集成在一个SiP芯片中；其中，所述处理器程序存储器挂载在FPGA 上，处理器程序加载通过FPGA控制；所述FPGA
内集成一个加解密 IP核；
[0033]步骤2：SiP芯片内部的FPGA上电先启动，通过内部的加解密 IP核与板上的可信模块进行通信，判断是否为安全可信的环境；
[0034]步骤3：如果通信正确，则通过内部逻辑控制SiP芯片内部处理 器复位，并将处理器程序存储器与处理器连接，实现处理器的程序启 动；
[0035]步骤4：如果通信不正确，则SiP芯片内部的FPGA控制处理器 复位，控制处理器进入复位模式，避免发生程序泄露。
[0036]其中，所述方法还包括：
[0037]步骤5：如果FPGA检测到板级系统发生变化或出现异常情况， 同样将控制处理器进入复位模式，避免发生程序泄露。
[0038]其中，所述FPGA内集成的加解密IP核，支撑多种标准加解密 算法。
[0039]其中，所述FPGA内集成的加解密IP核，用于根据不同板级系 统能够支持的加解密方案，实现多种加解密方案的支持。
[0040]其中，所述FPGA内部的FPGA裸芯片至少为300万FPGA芯片。
[0041]其中，所述处理器程序存储器采用SPI Flash程序存储器。
[0042]其中，在SiP芯片中集成支持SPI Flash启动的处本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于SiP芯片内处理器程序可信执行的实现方法，其特征在于，所述方法实施过程中，包括：步骤1：将处理器、FPGA、处理器程序存储器、FPGA配置芯片集成在一个SiP芯片中；其中，所述处理器程序存储器挂载在FPGA上，处理器程序加载通过FPGA控制；所述FPGA内集成一个加解密IP核；步骤2：SiP芯片内部的FPGA上电先启动，通过内部的加解密IP核与板上的可信模块进行通信，判断是否为安全可信的环境；步骤3：如果通信正确，则通过内部逻辑控制SiP芯片内部处理器复位，并将处理器程序存储器与处理器连接，实现处理器的程序启动；步骤4：如果通信不正确，则SiP芯片内部的FPGA控制处理器复位，控制处理器进入复位模式，避免发生程序泄露。2.如权利要求1所述的用于SiP芯片内处理器程序可信执行的实现方法，其特征在于，所述方法还包括：步骤5：如果FPGA检测到板级系统发生变化或出现异常情况，同样将控制处理器进入复位模式，避免发生程序泄露。3.如权利要求1所述的用于SiP芯片内处理器程序可信执行的实现方法，其特征在于，所述FPGA内集成的加解密IP核，支撑多种标准加解密算法。4.如权利要求3所述的用于SiP芯片内处理器程序可信执行的实现方法，其特...

【专利技术属性】
技术研发人员：朱天成，章飚，曾永红，张楠，候俊马，徐艺轩，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：