具有背景失配校准的噪声整形SARADC制造技术

本发明专利技术提供了一种具有背景失配校准的噪声整形SAR ADC，属于集成电路技术领域。本发明专利技术所采用的SAR ADC架构类似于通用SAR ADC，结构包括采样和保持(S/H)模块、二进制加权电容式DAC(CDAC)、SAR逻辑块、比较器和数字加法器；所呈现的拓扑与通用SAR ADC的不同之处在于，它嵌入了两个附加模块：噪声整形和DAC校准模块。偶尔激活的校准模块能够通过使用一组子DAC的机制执行DAC失配校准；在典型的SAR转换中通常被丢弃的残差信息Vresidue则被NS块重新使用，从而可以改变带内比较器噪声和量化噪声。本发明专利技术将NS

【技术实现步骤摘要】
具有背景失配校准的噪声整形SAR ADC


[0001]本专利技术涉及集成电路
，具体为一种具有背景失配校准的噪声整形SAR ADC。

技术介绍

[0002]在各种类型的ADC中，连续时间Delta
‑
Sigma(ΔΣ)调制器由于其特殊的噪声整形(NS)功能而成为高分辨率应用中广泛使用的架构，这是通过改变架构中误差的频谱形状来实现的，从而可以有效地提高带内信噪比(SNR)，但这种架构通常需要基于高性能运算跨导放大器(OTA)的有源积分器，这使得它耗电且不太适合扩展；而对于物联网(IoT)传感器等低功耗应用，通常选择逐次逼近寄存器(SAR ADC)将基带信号数字化到数字域中，这是因为SAR ADC以其卓越的功率效率和灵活的转换率(kS/s MS/s)以及中等分辨率(7
‑
12b)而闻名。然而，由于比较器噪声、数模转换器(DAC)电容失配引起的非线性问题的严格要求，将这些优点扩展到更高分辨率的设计仍然很困难。
[0003]在这些问题中，由CMOS制造变化引起的电容失配是必须考虑的关键因素，这些变化会导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有背景失配校准的噪声整形SAR ADC，其特征在于，所述SAR ADC包括采样和保持模块、二进制加权电容式DAC、比较器、SAR逻辑、数字加法器、噪声整形模块、DAC校准模块；所述SAR ADC的整体时钟输入信号为φclk，输入信号为差分信号，差分信号输入采样和保持模块；采样和保持模块的输入信号为差分信号与时钟信号φS/H，输出信号作为输入信号进入比较器模块进行比较；比较器的输入信号部分来自采样和保持模块，部分来自时钟信号φcmp，输出信号作为SAR逻辑电路的输入信号；SAR逻辑电路的输出信号分别输入数字加法器、二进制加权电容式DAC与DAC校准模块；数字加法器的输出结果为SAR ADC的输出信号，二进制加权电容式DAC的输出信号再次连接至比较器的输入端；噪声整形模块的结构为增益单元和无源FIR滤波器，增益单元的输入信号为残差信息Vresidue，连接至比较器的输入端，增益单元的输出信号连接至无源FIR滤波器，无源FIR滤波器的输入信号还包括时钟信号φgain、φD2和φRST，无源FIR滤波器的输出信号为噪声整形模块的输出信号，其连接至由时钟信号φEF控制的开关，开关输出端连接至采样和保持模块的输出端；DAC校准模块的结构包括校准逻辑模块和子DAC模块，来自SAR逻辑的输入信号输入校准逻辑模块，校准逻辑模块的输出信号输入子DAC模块，子DAC模块的输出信号输入二进制加权电容式DAC。2.根据权利要求1所述的一种具有背景失配校准的噪声整形SAR ADC，其特征在于，所述二进制加权电容式DAC由18个电容器组成，包括C15a、C15b、C14a、C14b、C13
‑
C1、Cres，电容器的上极板均连接至比较器的输入端，输入信号DN<15>
‑
DN<0>经由反相器依次输入C15a、C14a、C13
‑
C1、Cres的底板，输入信号DP<15>、DP<14>经由两个反相器依次输入C15b、C14b的底板；由SAR逻辑控制的二进制加权电容式DAC和比较器执行具有分裂单调切换方案的二进制搜索算法。3.根据权利要求2所述的一种具有背景失配校准的噪声整形SAR ADC，其特征在于，所述分裂单调切换方案为，在二进制加权电...

【专利技术属性】
技术研发人员：张翼，高昊，刘依桦，刘雅琴，庄宇航，姚佳飞，张瑛，蔡志匡，肖建，郭宇锋，
申请(专利权)人：南京邮电大学南通研究院有限公司，
类型：发明
国别省市：