基于晶圆堆迭架构的计算机系统和内存装置制造方法及图纸

本申请提出一种基于晶圆堆迭架构的计算机系统，包含内存装置和逻辑电路层结合成晶圆堆迭。所述内存装置中包含内存阵列和线路驱动器。所述内存阵列中包含共用线路以及多个内存单元，所述共用线路连接所述内存单元。所述线路驱动器连接所述共用线路，驱动所述内存单元。所述逻辑电路层包含多个用于传递信号的连接垫，以及延迟控制器，透过所述连接垫连接所述内存阵列调整所述共用线路上连接的内存单元个数，以动态改变所述内存阵列的延迟特性。本申请亦提出所述内存装置和内存控制方法。本申请亦提出所述内存装置和内存控制方法。本申请亦提出所述内存装置和内存控制方法。

【技术实现步骤摘要】
基于晶圆堆迭架构的计算机系统和内存装置


[0001]本申请是关于一种内存装置，尤其是关于可根据应用程序需求而改变延迟特性的内存架构，以及应用所述内存架构和晶圆堆迭技术实作而成的计算机系统。

技术介绍

[0002]在这个年代，人工智能和区块链的应用成为一种新的商机。区块链可以广泛应用于智能合约，数字身份，共用经济等应用。
[0003]然而一些区块链平台为了各种安全性考虑或是漏洞修补，经常会改变区块链的算法。除了增加运算难度之外，也经常刻意为了降低特定应用芯片(ASIC)的运算效率而做出特殊设计，例如增加内存吞吐量的要求，或是储存装置的容量要求。
[0004]因此，对于区块链服务器的开发者而言，也随着必须要改变硬件架构，来适应区块链算法的变化。然而，这些众筹平台提出的算法，有可能不断的更新。因此，如何使同一套区块链服务器的硬件能弹性地改变参数以适应新的算法，是有待开发的。

技术实现思路

[0005]本申请提出一种计算机系统，可弹性地适应区块链算法的变化要求。在一计算机系统的实施例中，采用了晶圆堆迭(wafer on wa本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于晶圆堆迭架构的计算机系统，其特征在于，包含：内存晶体层，包含多个内存装置，其中每一内存装置包含：内存阵列，包含共用线路以及多个内存单元，所述共用线路连接所述内存单元；以及线路驱动器，连接所述共用线路，用于驱动所述内存单元；逻辑电路层，与所述内存晶体层结合成晶圆堆迭，包含：多个连接垫，用于传递信号；以及延迟控制器，透过所述连接垫连接所述内存阵列，用于调整所述共用线路上连接的内存单元个数，以动态改变所述内存阵列的延迟特性。2.如权利要求1所述的基于晶圆堆迭架构的计算机系统，其特征在于，其中所述内存阵列包含：多个内存区域，每一内存区域各包含特定行数或特定列数的内存单元；多个多工器，各配置在所述内存区域两两相邻之处，各和所述线路驱动器以专用线路相连；其中：当所述延迟控制器透过连接垫传递控制信号启动多工器时，使所述共用线路断开为第一线段和第二线段，并使所述第二线段连接至所述专用线路；所述第一线段对应的内存区域形成第一子阵列；以及所述第二线段对应的内存区域形成第二子阵列。3.如权利要求2所述的基于晶圆堆迭架构的计算机系统，其特征在于，其中：所述线路驱动器包含数据驱动器；所述共用线路包含多条共用数据线，每一共用数据线连接所述数据驱动器和所述内存单元中对应的一列内存单元，用于传送数据信号；以及在所述多工器被启动后，所述第二子阵列中的内存单元使用所述专用线路传送数据信号。4.如权利要求3所述的基于晶圆堆迭架构的计算机系统，其特征在于，其中：所述线路驱动器包含地址译码器；所述内存装置进一步包含多条共用地址线，每一共用地址线连接所述地址译码器和所述内存单元中对应的一行内存单元，用于传送地址信号；以及在所述多工器被启动后，所述地址译码器根据所述控制信号，使所述第二子阵列与所述第一子阵列中对应行数的共用地址线接收相同的地址信号。5.如权利要求2所述的基于晶圆堆迭架构的计算机系统，其特征在于，其中所述逻辑电路层进一步包含：内存控制器，透过所述连接垫耦接所述内存阵列；以及内核，连接所述内存控制器和所述延迟控制器，用于执行应用程序；其中：所述内核根据所述应用程序要求的应用程序条件，透过所述延迟控制器设定所述内存阵列中的所述多工器，使所述内存阵列分割为二或多个符合所述应用程序条件的子阵列，并在执行所述应用程序时透过所述内存...

【专利技术属性】
技术研发人员：蔡昆华，严逸纬，
申请(专利权)人：鲸链科技股份有限公司，
类型：新型
国别省市：