A/D转换电路制造技术

本发明专利技术的A/D转换电路所具有的数字/模拟转换器具有：多个比特电路，在多个比特电路中与多个比特对应地设置有电容器、第1开关以及串联电路，电容器的一端输出比较电位，随着从多个比特的低位比特移向高位比特而电容器的电容值变大，第1开关对电容器的另一端施加输入电位，串联电路是电容器的另一端与参考电源之间的第2开关和电流量控制元件的串联电路；以及电流量控制部，其对在多个比特电路的各比特电路中设置的电流量控制元件中流过的电流量进行控制，根据数字值而在各比特电路中从高位比特起依次接通第2开关的情况下，在与从电容器流入参考电源的电荷成比例的噪声电流达到容许值以上的任意的比特电路内的第2开关接通的期间，电流量控制部对任意的比特电路内的电流量控制元件施加电流控制电位，由此将噪声电流限制为小于容许值。电流限制为小于容许值。电流限制为小于容许值。

【技术实现步骤摘要】
【国外来华专利技术】A/D转换电路


[0001]本专利技术涉及逐次比较型A/D转换电路。

技术介绍

[0002]作为A/D转换电路，已知有比较电位的生成中使用了包含电容的数字模拟转换器(以下，称作CDAC)的逐次比较型A/D转换电路。如图13所示，CDAC(Capacitive Digital
‑
to
‑
Analog Converter：电容数字模拟转换器)具有：电容器C1
‑
C4，它们如1C、2C、4C那样，电容值被加权为2
n
C；以及串联电路，其由开关swA1
‑
swA4、swH1
‑
swH4、swL1
‑
swL4、参考电源(VrefH/VrefL)、生成参考电源的1/2电位的电阻R1和电阻R2构成。如图14所示，开关swA1
‑
swA4、swH1
‑
swH4、swL1
‑
swL4是由MOS
‑
FET M1、M2和反相器IN1构成的模拟开关。
[0003]CDAC例如具有3比特的比特电路D2、D1、D0。为了将输入电位输入到CDAC，使图15所示的开关swA1
‑
swA4接通。将输入输入电位的动作称作“采样动作”。此时，输入电位与比较电位经由4C、2C、1C、1C所示的电容器C4
‑
C1而连接。在电容器C4
‑
C1中蓄积由于输入电位与比较电位之差引起的电荷。
[0004]即使利用电容器C4
‑
C1中蓄积的电荷断开开关swA1至swA4，图16中的粗实线所示的节点的电位也被保存。将该动作称作“保持动作”。
[0005]接着，如图17所示，断开比特电路D2、D1、D0各自所设置的开关swH1
‑
swH3，接通开关swH4。此外，接通开关swL1
‑
swL3，断开开关swL4。观测对电容器C1
‑
C4施加了参考电源VrefH或VrefL时的比较电位。
[0006]尝试开关的接通的组合，检索比较电位与采样动作时的参考电源的1/2电位一致的开关的组合。比较器例如在接通了比特电路D2的开关swH、比特电路D1、D0的开关swL时，将比较电位与作为参考电源Vref的1/2电位的基准电位进行比较。在比较电位成为作为参考电源Vref的1/2电位的基准电位的情况下，比较器的与输入电位对应的数字值为100(二进制)。即，比特电路D2输出“1”，比特电路D1输出“0”，比特电路D0输出“0”。这是A/D转换电路的转换结果。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献1：日本特开平4
‑
129332号公报

技术实现思路

[0010]专利技术要解决的课题
[0011]为了减小这样的A/D转换电路的误差，需要减小CDAC的输出电位的误差。为了减小CDAC的输出电位的误差，参考电源VrefH、VrefL的电位需要是所期望的正确电位。CDAC成为在动作时向参考电源注入噪声电流的结构。当对参考电源注入噪声电流时，在参考电源中产生参考电源所具有的阻抗
×
噪声电流＝噪声电压的偏差。因此，会给A/D转换电路带来误差。
[0012]本专利技术的课题在于提供一种能够将噪声电压抑制得较小并减小误差的A/D转换电路。
[0013]用于解决课题的手段
[0014]为了解决上述课题，本专利技术的A/D转换电路具有数字/模拟转换器，该数字/模拟转换器根据对输入电位进行采样/保持而得到的电位、数字值和参考电源，生成比较电位，所述A/D转换电路将所述比较电位与根据所述参考电源而生成的基准电位进行比较，将所述比较电位转换为所述数字值，将转换后的所述数字值输出至所述数字/模拟转换器。
[0015]所述数字/模拟转换器具有：多个比特电路，在所述多个比特电路中与多个比特对应地设置有电容器、第1开关以及串联电路，所述电容器的一端输出所述比较电位，随着从所述多个比特的低位比特移向高位比特而所述电容器的电容值变大，所述第1开关对所述电容器的另一端施加所述输入电位，所述串联电路是所述电容器的另一端与所述参考电源之间的第2开关和电流量控制元件的串联电路；以及电流量控制部，其对在所述多个比特电路的各比特电路中设置的所述电流量控制元件中流过的电流量进行控制，根据所述数字值而在各比特电路中从高位比特起依次接通所述第2开关的情况下，在与从所述电容器流入所述参考电源的电荷成比例的噪声电流达到容许值以上的任意的所述比特电路内的所述第2开关接通的期间，所述电流量控制部对所述任意的所述比特电路内的所述电流量控制元件施加电流控制电位，由此将所述噪声电流限制为小于容许值。
[0016]专利技术效果
[0017]根据本专利技术，当根据数字值而在各比特电路中从高位比特起依次接通第2开关的情况下，在噪声电流达到容许值以上的任意的比特电路内的第2开关接通的期间内，对任意的比特电路内的电流量控制元件施加电流控制电位，由此将噪声电流限制为小于容许值。
[0018]由此，能够使流向参考电源的噪声电流小于容许值。即，可以提供能够将噪声电压抑制得较小并减小误差的A/D转换电路。
附图说明
[0019]图1是第1实施方式的A/D转换电路的整体结构图。
[0020]图2是示出第1实施方式的A/D转换电路内的CDAC的结构的图。
[0021]图3是第1实施方式的CDAC的按照每个比特设置有参考电源与比较电位之间所设置的电容器和开关的串联电路的比特电路的图。
[0022]图4是示出在图3所示的各比特电路中从高位比特起依次接通了开关时与从电容器流入参考电源的电荷成比例的噪声电流的随时间的变化的图。
[0023]图5是示出在电容器与参考电源之间设置有开关和电流量控制元件的串联电路的多个比特电路的图。
[0024]图6是示出在图5所示的多个比特电路中从高位比特起依次接通了开关时限制在电流量控制元件中流过的电流时的噪声电流的随时间的变化的图。
[0025]图7是用于说明在使各比特电路的各开关接通时流过恒定电流时产生的问题的图。
[0026]图8是示出使开关接通并仅在一定期间施加于电流量控制元件的恒定的电流控制电位的图。
[0027]图9是示出在将恒定的电流控制电位施加于电流量控制元件的情况下制定时间变长的情形的图。
[0028]图10是第2实施方式的A/D转换电路的主要部分的结构图。
[0029]图11是示出相对于恒定值增加和减少时的电流控制电位的图。
[0030]图12是示出在将图11所示的可变的电流控制电位施加于电流量控制元件的情况下制定时间变短的情形的图。
[0031]图13是示出现有的CDAC的结构的图。
[0032]图14是示出现有的CDAC内的各开关的结构的图。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种A/D转换电路，其具有数字/模拟转换器，该数字/模拟转换器根据对输入电位进行采样/保持而得到的电位、数字值和参考电源，生成比较电位，所述A/D转换电路将所述比较电位与根据所述参考电源而生成的基准电位进行比较，将所述比较电位转换为所述数字值，将转换后的所述数字值输出至所述数字/模拟转换器，其中，所述数字/模拟转换器具有：多个比特电路，在所述多个比特电路中与多个比特对应地设置有电容器、第1开关以及串联电路，所述电容器的一端输出所述比较电位，随着从所述多个比特的低位比特移向高位比特而所述电容器的电容值变大，所述第1开关对所述电容器的另一端施加所述输入电位，所述串联电路是所述电容器的另一端与所述参考电源之间的第2开关和电流量控制元件的串联电路；以及电流量控制部，其对在所述多个比特电路的各比特电路中设置的所述电流量控制元件中流过的电流量进行控制，根据所述数字值而在各比特电路中从高位比特起依次接通所述第2开关的情况...

【专利技术属性】
技术研发人员：林秀树，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：