【技术实现步骤摘要】
移位寄存器、栅极驱动电路和显示基板
[0001]本专利技术涉及显示领域，特别涉及一种移位寄存器、栅极驱动电路和显示基板。
技术介绍
[0002]在显示领域中，GOA(Gate Drive On Array)电路设计可以实现低成本和窄边框，目前已经被广泛的应用。在GOA电路设计中需要有电容结构设计，电容结构一般需要占据较大的面积，常常会因为一个小的异物微粒(Particle)而导致电容短路，进而使得GOA电路工作异常。
技术实现思路
[0003]第一方面，本公开实施例提供了一种移位寄存器，包括：
[0004]电压控制电路，与输出控制节点耦接，配置为控制所述输出控制节点处的电压；
[0005]至少一个驱动输出电路，所述驱动输出电路包括：输出晶体管和电容结构，所述输出晶体管与所述电容结构沿第一方向设置，所述输出晶体管与所述电容结构之间设置有沿第二方向延伸的第一导电线，所述第一导电线与所述驱动输出电路所配置的信号输出线耦接；
[0006]所述输出晶体管包括栅极、第一极和至少两个第二极，所述输出...
【技术保护点】
【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：电压控制电路，与输出控制节点耦接，配置为控制所述输出控制节点处的电压；至少一个驱动输出电路，所述驱动输出电路包括：输出晶体管和电容结构，所述输出晶体管与所述电容结构沿第一方向设置，所述输出晶体管与所述电容结构之间设置有沿第二方向延伸的第一导电线，所述第一导电线与所述驱动输出电路所配置的信号输出线耦接；所述输出晶体管包括栅极、第一极和至少两个第二极，所述输出晶体管的第一极与所述输出晶体管的第二极在所述第二方向上交替设置，所述输出晶体管的栅极与所述输出控制节点、所述电容结构的第一电压写入极耦接，所述输出晶体管的第一极与所述驱动输出电路所配置的时钟信号线耦接，所述输出晶体管第二极与所述第一导电线耦接；所述第一导电线与所述电容结构之间设置有第二导电线，所述第一导电线通过所述第二导电线与所述电容结构的第二电压写入极耦接。2.根据权利要求1所述的移位寄存器，其特征在于，所述第一导电线与所述输出晶体管的第二极同层设置。3.根据权利要求1所述的移位寄存器，其特征在于，所述第二导电线与所述第一导电线同层设置。4.根据权利要求1所述的移位寄存器，其特征在于，所述电容结构包括：并联的至少两个电容单元，所述电容单元的第一电压写入极与所述输出晶体管的栅极耦接，所述电容单元的第二电压写入极与所述驱动输出电路所配置的信号输出线耦接。5.根据权利要求4所述的移位寄存器，其特征在于，在所述电容结构内，全部所述电容单元划分为沿所述第二方向排布的至少两个电容单元组，每个所述电容单元组包括至少一个电容单元；每个所述电容单元组配置有对应的所述第二导电线且不同所述电源单元组所对应的所述第二导电线不同；在所述电容单元组内，最靠近所述第一导电线的所述电容单元的第二电压写入极通过所述电容单元组所对应的所述第二导电线与所述第一导电线耦接。6.根据权利要求5所述的移位寄存器，其特征在于，在所述输出晶体管与所述电容结构之间还设置有与所述电容单元组一一对应的至少两个第三导电线；在所述电容单元组内最靠近所述第一导电线的所述电容单元的第一电压写入极通过所述电容单元组所对应的所述第三导电线与所述输出晶体管的栅极耦接。7.根据权利要求6所述的移位寄存器，其特征在于，所述第三导电线与所述输出的晶体管的栅极同层设置。8.根据权利要求5所述的移位寄存器，其特征在于，所述电容结构内的所述电容单元沿着所述第一方向、所述第二方向上呈阵列排布；任意在所述第一方向上或在第二方向上相邻的两个电容单元的第一电压写入极，通过位于所述相邻的两个电容单元之间的第四导电线耦接；任意在所述第一方向上或在第二方向上相邻的两个电容单元的第二电压写入极，通过位于所述相邻的两个电容单元之间的第五导电线耦接。9.根据权利要求8所述的移位寄存器，其特征在于，所述第四导电线与...
【专利技术属性】
技术研发人员：冯雪欢，张大成，李永谦，谢明明，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。