移位寄存器单元及其控制方法、栅极驱动电路技术

提供一种移位寄存器单元及其控制方法、栅极驱动电路，该移位寄存器单元包括：第一输入电路，用于在第一控制信号端的控制下将电源信号端的电位提供至上拉节点；第一复位电路，用于在第二控制信号端的控制下将电源信号端的电位提供至下拉节点并将参考信号端的电位提供至上拉节点；第二输入电路，用于在第三控制信号端和时钟信号端的控制下将输入信号端电位提供至上拉节点；第二复位电路，用于在时钟信号端和输入信号端的控制下控制下拉节点的电位；输出电路；以及控制电路。以及控制电路。以及控制电路。

【技术实现步骤摘要】
移位寄存器单元及其控制方法、栅极驱动电路


[0001]本公开涉及数字电路
，并且具体地涉及一种移位寄存器单元及其控制方法、栅极驱动电路。

技术介绍

[0002]在目前OLED显示领域，通过GOA(Gate on Array)电路及时序设计来驱动显示屏显示。相关技术中，在进行内部补偿时主要采用两种驱动模式，分别为PE(Progressive emission)逐行顺序驱动模式与SE(Simultaneous emission)全屏同时驱动模式。PE驱动模式为逐行复位+补偿+发光，SE模式为采用全屏复位+补偿，而后逐行写入数据，最后全屏同时发光。该两种驱动模式下，往往需要多个GOA来分别产生用于复位、补偿和数据写入的栅极驱动信号，这些GOA的晶体管和信号线数量较多且连线跨线多，占用空间大。

技术实现思路

[0003]在一个方面，提供一种移位寄存器单元，包括但不限于：第一输入电路，连接第一控制信号端、电源信号端和所述移位寄存器单元的上拉节点，被配置为在所述第一控制信号端的信号控制下将所述电源信号端的电位提供至所述上拉节点；第一复本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，包括：第一输入电路，连接第一控制信号端、电源信号端和所述移位寄存器单元的上拉节点，被配置为在所述第一控制信号端的信号控制下将所述电源信号端的电位提供至所述上拉节点；第一复位电路，连接第二控制信号端、所述电源信号端、参考信号端、所述上拉节点和所述移位寄存器单元的下拉节点，被配置为在所述第二控制信号端的信号的控制下将所述电源信号端的电位提供至所述下拉节点并将所述参考信号端的电位提供至所述上拉节点；第二输入电路，连接输入信号端、第三控制信号端、时钟信号端和所述上拉节点，被配置为在所述第三控制信号端和所述时钟信号端的控制下将所述输入信号端的电位提供至所述上拉节点；第二复位电路，连接至所述时钟信号端、所述输入信号端、所述电源信号端和所述下拉节点，被配置为在所述时钟信号端和所述输入信号端的控制下控制所述下拉节点的电位；输出电路，连接所述上拉节点、所述下拉节点、所述电源信号端、所述参考信号端和所述输出信号端，被配置为在所述上拉节点的电位的控制下将所述电源信号端的信号提供至所述输出信号端，以及在所述下拉节点的电位的控制下将所述参考信号端的电位提供至所述输出信号端；以及控制电路，连接所述上拉节点和所述下拉节点，被配置为根据所述上拉节点的电位来下拉所述下拉节点的电位，以及根据所述下拉节点的电位来下拉所述上拉节点的电位。2.根据权利要求1所述的移位寄存器单元，其中，所述第二复位电路还被配置为在所述时钟信号端和所述输入信号端的控制下将所述电源信号端与所述下拉节点电隔离。3.根据权利要求1所述的移位寄存器单元，其中，所述第二输入电路包括：第一晶体管，所述第一晶体管的栅极连接所述时钟信号端，所述第一晶体管的第一极连接所述输入信号端；第二晶体管，所述第二晶体管的栅极连接所述第三控制信号端，所述第二晶体管的第一极连接所述第一晶体管的第二极，所述第二晶体管的第二极连接所述上拉节点。4.根据权利要求3所述的移位寄存器单元，其中，所述时钟信号端包括第一时钟信号端和第二时钟信号端，所述第一晶体管的栅极连接所述第一时钟信号端，所述第二输入电路还包括：第三晶体管，所述第三晶体管的栅极连接所述上拉节点，所述第三晶体管的第一极连接所述第二时钟信号端；第四晶体管，所述第四晶体管的栅极连接所述第三控制信号端，所述第四晶体管的第一极连接所述第三晶体管的第二极；第一电容，所述第一电容的第一端连接所述上拉节点，所述第一电容的第二端连接所述第四晶体管的第二极。5.根据权利要求2所述的移位寄存器单元，其中，所述时钟信号端包括第一时钟信号端和第二时钟信号端，所述第二复位电路包括：第五晶体管，所述第五晶体管的栅极连接所述第二时钟信号端，所述第五晶体管的第一极连接所述电源信号端；第六晶体管，所述第六晶体管的栅极连接所述输入信号端，所述第六晶体管的第一极
连接所述第二时钟信号端，所述第六晶体管的第二极连接所述第五晶体管的第二极；第七晶体管，所述第七晶体管的栅极连接所述第五晶体管的第二极，所述第七晶体管的第一极连接所述第一时钟信号端；第八晶体管，所述第八晶体管的栅极连接所述第一时钟信号端，所述第八晶体管的第一极连接所述第七晶体管的第二极，所述第八晶体管的第二极连接所述下拉节点；第二电容，所述第二电容的第一端连接所述第七晶体管的栅极，所述第二电容的第二端连接所述第七晶体管的第二极。6.根据权利要求5所述的移位寄存器单元，其中，所述第二复位电路还包括：第九晶体管，所述第九晶体管的栅极连接所述第二控制信号端，所述第九晶体管的第一极连接所述电源信号端，所述第九晶体管的第二极连接所述第五晶体管的第二极。7.根据权利要求4所述的移位寄存器单元，其中，所述输出电路包括：第十晶体管，所述第十晶体管的栅极连接所述上拉节点，所述第十晶体管的第一极连接所述电源信号端，所述第十晶体管的第二极连接所述输出信号端；第十一晶体管，所述第十一晶体管的栅极连接所述下拉节点，所述第十一晶体管的第一极连接所述参考信号端，所述第十一晶体管的第二极连接所述输出信号端；第三电容，所述第三电容的第一端连接所述上拉节点，所述第三电容的第二端连接所述输出信号端；第四电容，所述第四电容的第一端连接所述下拉节点，所述第四电容的第二端连接所述参考信号端。8.根据权利要求1所述的移位寄存器单元，其中，所述第一复位电路包括：第一复位子电路，连接所述第二控制信号端、所述参考信号端和所述上拉节点，被配置为在所述第二控制信号端的信号的控制下将所述参考信号端的电位提供至所述上拉节点；第二复位子电路，连接所述第二控制信号端、所述电源信号端和所述下拉节点，被配置为在所述第二控制信号端的信号的控制下将所述电源信号端的电位提供至所述下拉节点。9.根据权利要求8所述的移位寄存器单元，其中，所述第一复位子电路包括：第十二晶体管，所述第十二晶体管的栅极连接所述第二控制信号端，所述第十二晶体管的第一极连接所述参考信号端，所述第十二晶体管的第二极连接所述上拉节点。10.根据所述权利要求8所述的移位寄存器单元，所述第一复位子电路包括：第十三晶体管，所述第十三晶体管的栅极连接所述第二控制信号端，所述第十三晶体管的第一极连接所述参考信号端；以及第十四晶体管，所述第十四晶体管的栅极连接所述...

【专利技术属性】
技术研发人员：袁粲，李永谦，张大成，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：