移位寄存器单元及其控制方法、栅极驱动电路、阵列基板技术

本发明专利技术公开了一种移位寄存器单元及其控制方法、栅极驱动电路、阵列基板、显示装置，本发明专利技术实施例的移位寄存器单元包括：输入模块，包括第一输入子模块和第二输入子模块；下拉控制模块，与第一电源信号端、下拉节点和第一节点电连接，被配置为在第一电源信号端的控制下将第一电源信号端的第一电源信号传输至下拉节点；下拉模块，与下拉节点、第一节点、第一上拉节点和第二电源信号端电连接，被配置为在第一上拉节点的控制下通过第二电源信号端的第二电源信号下拉节点；上拉模块包括第一上拉子模块和第二上拉子模块。本发明专利技术提供的实施例通过提供共用的下拉控制模块和下拉模块，使得减少了晶体管的数量，实现窄边框设计。实现窄边框设计。实现窄边框设计。

【技术实现步骤摘要】
移位寄存器单元及其控制方法、栅极驱动电路、阵列基板


[0001]本专利技术涉及显示
，特别是涉及一种移位寄存器单元及其控制方法、栅极驱动电路、阵列基板。

技术介绍

[0002]随着显示技术的进步，高分辨率、窄边框的显示面板成为发展的趋势，为此，出现了设置在阵列基板上的栅极驱动电路(Gate Driver on Array，GOA)技术。GOA技术代替外接驱动芯片，具有成本低、工序少、产能高等优点。
[0003]显示领域对于窄边框的需求越来越迫切，然而目前的GOA电路中，每个移位寄存器的结构相同，一个移位寄存器单元包括一级移位寄存器，每个移位寄存器单元中晶体管数量多，不利于进一步实现窄边框设计。

技术实现思路

[0004]为了解决上述问题至少之一，本申请第一个方面提供一种移位寄存器单元，包括：
[0005]输入模块，包括第一输入子模块和第二输入子模块，第一输入子模块与第一输入端和第一上拉节点电连接，被配置为在第一输入端的第一输入信号控制下将第一输入信号传输至第一上拉节点，第二输入子模块与第二输入端和第二上拉节本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块，包括第一输入子模块和第二输入子模块，所述第一输入子模块与第一输入端和第一上拉节点电连接，被配置为在所述第一输入端的第一输入信号控制下将所述第一输入信号传输至所述第一上拉节点，所述第二输入子模块与第二输入端和第二上拉节点电连接，被配置为在所述第二输入端的第二输入信号控制下将所述第二输入信号传输至所述第二上拉节点；下拉控制模块，与第一电源信号端、下拉节点和第一节点电连接，被配置为在所述第一电源信号端的第一电源信号的控制下将所述第一电源信号传输至所述下拉节点；下拉模块，与所述下拉节点、所述第一节点、所述第一上拉节点和第二电源信号端电连接，被配置为在所述第一上拉节点的电位的控制下通过所述第二电源信号端的第二电源信号下拉所述下拉节点；上拉模块，包括第一上拉子模块和第二上拉子模块，所述第一上拉子模块与所述第一上拉节点、第一时钟信号端和第一输出端电连接，被配置为在所述第一上拉节点的电位的控制下将所述第一时钟信号端的第一时钟信号输出至第一输出端，所述第二上拉子模块与所述第二上拉节点、第二时钟信号端和第二输出端电连接，被配置为在所述第二上拉节点的电位的控制下将所述第二时钟信号端的第二时钟信号输出至第二输出端。2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：复位模块和降噪模块，所述复位模块包括第一复位子模块和第二复位子模块，所述降噪模块包括第一降噪子模块和第二降噪子模块，其中所述第一复位子模块与复位信号端、所述第二电源信号端和所述第一上拉节点电连接，被配置为在所述复位信号端的复位信号的控制下通过所述第二电源信号对所述第一上拉节点进行复位，所述第二复位子模块与所述复位信号端、所述第二电源信号端和第二上拉节点电连接，被配置为在所述复位信号的控制下通过所述第二电源信号对所述第一上拉节点进行复位，所述第一降噪子模块与所述下拉节点、所述第一上拉节点、所述第一输出端和所述第二电源信号端电连接，被配置为在所述下拉节点的电位的控制下通过所述第二电源信号下拉所述第一上拉节点和所述第一输出端的电位，所述第二降噪子模块与所述下拉节点、所述第二上拉节点、所述第二输出端和所述第二电源信号端电连接，被配置为在所述下拉节点的电位的控制下通过所述第二电源信号下拉所述第二上拉节点和所述第二输出端的电位。3.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：截止模块，所述截止模块包括第一截止子模块和第二截止子模块，其中所述第一截止子模块与所述第一输出端、所述第二电源信号端和截止信号端电连接，被配置为在所述截止信号端的截止信号的控制下，通过所述第二电源信号下拉所述第一输出端的电位，所述第二截止子模块与所述第二输出端、所述第二电源信号端和所述截止信号端电连接，被配置为在所述截止信号端的所述截止信号的控制下，通过所述第二电源信号下拉所述第二输出端的电位。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入子模块包括第一晶体管，所述第一晶体管的第一端和控制端接入所述第一输入信号，所述第二端连接至所述第一上拉节点，所述第二输入子模块包括第二晶体管，所述第二晶体管的第一端和控制端接入所述第二输入信号，所述第二端连接至所述第二上拉节点，所述下拉控制模块包括第三晶体管和第四晶体管，所述第三晶体管的第一端和控制端接入所述第一电源信号，所述第二端连接至所述第一节点，所述第四晶体管的第一端接入所述第一电源信号，第二端连接至所述下拉节点，控制端连接至所述第一节点，所述下拉模块包括第五晶体管和第六晶体管，所述第五晶体管的第一端连接至所述下拉节点，第二端接入所述第二电源信号，控制端连接至所述第一上拉节点，所述第六晶体管的第一端连接至所述第一节点，第二端接入所述第二电源信号，控制端连接至所述第一上拉节点；所述第一上拉子模块包括第七晶体管和第一存储电容，所述第七晶体管的第一端接入所述第一时钟信号，第二端连接至所述第一输出端，控制端连接至所述第一上拉节点，所述第一存储电容的第一端连接...

【专利技术属性】
技术研发人员：冯思林，李红敏，薛伟，唐锋景，廖力勍，王栋，王迎，秦少勋，杨连捷，滕明航，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：