一种绝对值编码器位置补偿的方法技术

本发明专利技术涉及伺服控制系统的编码器技术领域，尤其是指一种绝对值编码器位置补偿的方法，在位置环PID需要采集编码器位置时，通过位置补偿生成一个新的编码器实时位置，大大减小了位置环接收的编码器位置误差，且此方法可以通用于多种类型的绝对值编码器，兼容性强；本发明专利技术的补偿方法中，即使有通信错误，时间time_reg也会将通信错误的次数m乘以通信周期t这个时间补偿出来，所以不需要客户使用专用的编码器连接线，降低了使用的成本，实用性更高。实用性更高。实用性更高。

【技术实现步骤摘要】
一种绝对值编码器位置补偿的方法


[0001]本专利技术涉及伺服控制系统的编码器
，尤其是指一种绝对值编码器位置补偿的方法。

技术介绍

[0002]绝对值编码器由于极高分辨率和对位置的记忆功能使其在伺服控制中得到了越来越广泛的应用。
[0003]在伺服控制中，位置环PID控制是核心的控制环之一，其中PID给定的来源即是编码器的位置数据。目前的一般应用是：当位置环PID需要给定数据时，编码器位置采集模块将最近一次校验成功的位置数据给到位置环PID进行计算，从而控制电机的位置输出。
[0004]但是此方法有两个问题：第一，由于与绝对值编码器的通信方式为串行通信，所以采集一次编码器位置数据的时间最少为一次串行通信的时间，目前一般为几十微妙。即给到位置环的编码器位置数据，最大可能有一个通信周期的误差。第二，在与编码器通信的过程中由于干扰等原因，有时会造成通信错误，这时给到位置环的数据就是上一次通信正确数据，此时的位置误差更大，甚至达到好几个通信周期。这时需要客户使用专用的编码器连接线和非常完好的接地，造成了使用者成本的增加。

技术实现思路

[0005]本专利技术针对现有技术的问题提供一种绝对值编码器位置补偿的方法，通过位置补偿生成一个新的编码器实时位置，大大减小了位置环接收的编码器位置误差。
[0006]为了解决上述技术问题，本专利技术采用如下技术方案：一种绝对值编码器位置补偿的方法，包括以下步骤：
[0007]A.绝对值编码器第n次成功通信时，采集到的绝对值编码器的位置值设为Pn，其中n为正整数；
[0008]B.设绝对值编码器的通信成功的时刻为nT，其中n为正整数；
[0009]C.设置绝对值编码器第n次通信成功与第n
‑
1次通信成功之间的通信次数为m；
[0010]D.设置绝对值编码器的通信周期为t；
[0011]E.设置绝对值编码器的速度为Sn，其中n为正整数且n≥2，则速度Sn＝(Pn
‑
P(n
‑
1))/m*t；
[0012]F.设置位置环采集绝对值编码器位置的时刻为T_sam，其中绝对值编码器通信成功时刻nT为T_sam之前最近一次通信成功的时刻；
[0013]G.设置时间time_reg，在T_sam时刻，时间time_reg＝T_sam
‑
nT；
[0014]H.设置在T_sam时刻补偿的绝对值编码器位置为P_cps，则位置P_cps＝Pn+Sn*time_reg。
[0015]优选的，所述步骤G中，在nT时刻，time_reg清零。
[0016]优选的，所述步骤G中，设置寄存器，所述寄存器用于寄存时间time_reg。
[0017]优选的，所述步骤A至步骤H均在FPGA环境中执行。
[0018]本专利技术还提供一种计算机存储介质，所述计算机存储介质存储有计算机指令，所述计算机指令被调用时，用于执行如权利要求1
‑
4任一项所述的绝对值编码器位置补偿的方法。
[0019]本专利技术还提供一种电子设备，该电子设备包括：
[0020]处理器以及被安排成存储计算机可执行指令的存储器，所述可执行指令在被执行时使所述处理器执行如上述的绝对值编码器位置补偿的方法。
[0021]本专利技术的有益效果：
[0022]本专利技术提供的一种绝对值编码器位置补偿的方法，在位置环PID需要采集编码器位置时，通过位置补偿生成一个新的编码器实时位置，大大减小了位置环接收的编码器位置误差，且此方法可以通用于多种类型的绝对值编码器，兼容性强；本专利技术的补偿方法中，即使有通信错误，时间time_reg也会将通信错误的次数m乘以通信周期t这个时间补偿出来，所以不需要客户使用专用的编码器连接线，降低了使用的成本。
附图说明
[0023]图1为现有技术中绝对值编码器没有位置补偿且没有通信错误时的位置采样的示意图；
[0024]图2为现有技术中绝对值编码器没有位置补偿且有通信错误时的位置采样的示意图；
[0025]图3为本专利技术的绝对值编码器有位置补偿且没有通信错误时的位置采样的示意图；
[0026]图4为本专利技术的绝对值编码器有位置补偿且有通信错误时的位置采样的示意图；
[0027]图5为本专利技术的流程图。
具体实施方式
[0028]为了便于本领域技术人员的理解，下面结合实施例与附图对本专利技术作进一步的说明，实施方式提及的内容并非对本专利技术的限定。以下结合附图对本专利技术进行详细的描述。
[0029]实施例一：
[0030]本实施例提供的一种绝对值编码器位置补偿的方法，如图3至图5，包括以下步骤：
[0031]A.绝对值编码器第n次成功通信时，采集到的绝对值编码器的位置值设为Pn，其中n为正整数；
[0032]B.设绝对值编码器的通信成功的时刻为nT，其中n为正整数；
[0033]C.设置绝对值编码器第n次通信成功与第n
‑
1次通信成功之间的通信次数为m；
[0034]D.设置绝对值编码器的通信周期为t；
[0035]E.设置绝对值编码器的速度为Sn，其中n为正整数且n≥2，则速度Sn＝(Pn
‑
P(n
‑
1))/m*t；
[0036]F.设置位置环采集绝对值编码器位置的时刻为T_sam，其中绝对值编码器通信成功时刻nT为T_sam之前最近一次通信成功的时刻；
[0037]G.设置时间time_reg，在T_sam时刻，时间time_reg＝T_sam
‑
nT；其中，在nT时刻，
time_reg清零，并且设置寄存器，所述寄存器用于寄存时间time_reg；
[0038]H.设置在T_sam时刻补偿的绝对值编码器位置为P_cps，则位置P_cps＝Pn+Sn*time_reg。
[0039]本实施例的n代表伺服系统上电后，第n次与绝对值编码器成功通信。
[0040]优选的，本实施例的步骤A至步骤H均在FPGA环境中执行。具体地，如图1和图2所示，为在没有位置补偿的情况下的绝对值编码器的位置采集情况的示意图，可以看出，没有位置补偿的时候，存在一个周期或者超过一个周期的位置误差，因此容易在实际应用的时候，造成PID给定的数据的误差，最终导致伺服控制系统的使用的误差。因而本实施例旨在补偿时刻nT到位置环采集位置的时刻T_sam之间的位置。在确定绝对值编码器的基础数据后，计算绝对值编码器在两次通信之间的实时速度Sn＝(Pn
‑
P(n
‑
1))/m*t，m的次数确定由伺服系统的控制中心确定，此为现有技术，此处不赘述；m*t为两次成功通信之间的具体时间；位置环采集绝对值编码器的位置的时刻为T_sam，T_sam减去前一次绝对值编码器与伺服系统成功通信的时刻nT，则可以获得上述两个时刻之间的时长time_re本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种绝对值编码器位置补偿的方法，其特征在于，包括以下步骤：A.绝对值编码器第n次成功通信时，采集到的绝对值编码器的位置值设为Pn，其中n为正整数；B.设绝对值编码器的通信成功的时刻为nT，其中n为正整数；C.设置绝对值编码器第n次通信成功与第n
‑
1次通信成功之间的通信次数为m；D.设置绝对值编码器的通信周期为t；E.设置绝对值编码器的速度为Sn，其中n为正整数且n≥2，则速度Sn＝(Pn
‑
P(n
‑
1))/m*t；F.设置位置环采集绝对值编码器位置的时刻为T_sam，其中绝对值编码器通信成功时刻nT为T_sam之前最近一次通信成功的时刻；G.设置时间time_reg，在T_sam时刻，时间time_reg＝T_sam
‑
nT；H.设置在T_sam时刻补偿的绝对值编码器位置为P_cps，则...

【专利技术属性】
技术研发人员：王继超，冀国文，杨玉香，
申请(专利权)人：深圳市威科达科技有限公司，
类型：发明
国别省市：