时序控制电路、显示模组及显示装置制造方法及图纸

本公开提供一种时序控制电路、显示模组及显示装置，属于显示技术领域，其可解决现有的时序控制电路容易发生信号反射，导致显示装置出现显示不良的问题。本公开的时序控制电路包括：时序控制芯片、第一暂存器和第二暂存器；第一暂存器和第二暂存器均与时序控制芯片连接，且第一暂存器和第二暂存器共用时序控制器中的至少部分管脚；其中，第二暂存器与时序控制芯片通过柔性扁平排线连接；时序控制电路还包括：设置于时序控制芯片与柔性扁平排线之间的开关模块；开关模块被配置为在第一暂存器工作时，关断时序控制芯片与柔性扁平排线之间的连接。接。接。

【技术实现步骤摘要】
时序控制电路、显示模组及显示装置


[0001]本公开属于显示
，具体涉及一种时序控制电路、显示模组及显示装置。

技术介绍

[0002]随着显示技术的发展，目前显示产品(例如：电视，显示器等)的分辨率和刷新率越来越高，同时随着集成电路工艺制程的发展，Tcon IC(时序控制芯片)的体积也越来越小。因此Tcon Flash(时序数据暂存器)和Demura Flash(补偿数据暂存器)共用SPI(Serial Peripheral Interface，串行外设接口)总线来减少Tcon IC管脚数量。
[0003]目前，为了实现显示装置的窄边框设计，一般将Demura Flash与Tcon IC通过FFC(Flexible Flat Cable，柔性扁平排线)连接，Tcon Flash和Demura Flash共用SPI总线。SPI总线上各高速信号(时钟信号CLK/数据输入信号DI/数据输出信号DO)在传输的过程中，经过FFC时，若阻抗不匹配(FFC有铝箔包裹或FFC过长等)会对信号产生反射，反射在信号上升沿或下降沿叠加会产生回勾。例如，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时序控制电路，其特征在于，所述时序控制电路包括：时序控制芯片、第一暂存器和第二暂存器；所述第一暂存器和所述第二暂存器均与所述时序控制芯片连接，且所述第一暂存器和所述第二暂存器共用所述时序控制器中的至少部分管脚；其中，所述第二暂存器与所述时序控制芯片通过柔性扁平排线连接；所述时序控制电路还包括：设置于所述时序控制芯片与所述柔性扁平排线之间的开关模块；所述开关模块被配置为在所述第一暂存器工作时，关断所述时序控制芯片与所述柔性扁平排线之间的连接。2.根据权利要求1所述的时序控制电路，其特征在于，所述开关模块包括：至少一个第一子开关模块；所述第一子开关模块包括：开关晶体管和第一模拟开关；所述开关晶体管的控制极连接所述时序控制芯片，第一极连接电源信号端，第二极连接所述第一模拟开关的使能信号端；所述第一模拟开关的使能信号端连接所述开关晶体管的第二极，电源信号端连接电源，接地端连接地线，常开信号端连接所述时序控制芯片，公共信号端所述柔性扁平排线；所述使能信号端输入低电平信号时，所述常开信号端与所述公共信号端关断；所述使能信号端输入高电平信号时，所述常开信号端与所述公共信号端导通。3.根据权利要求2所述的时序控制电路，其特征在于，所述第一子开关模块还包括：第一电阻和第二电阻；所述第一电阻的一端连接所述开关晶体管的控制极，另一端连接所述开关晶体管的第一极；所述第二电阻的一端连接所述第一模拟开关的使能信号端，另一端连接地线。4.根据权利要求2所述的时序控制电路，其特征在于，所述时序控制芯片的第一片选信号端连接所述第一暂存器的片选信号端，第二片选信号端连接所述第二暂存器的片选信号端和所述开关晶体管的控制极，时钟信号端连接所述第一暂存器的时钟信号端和所述第一模拟开关的常开信号端，所述第二暂存器的时钟信号端连接所述第一模拟开关的公共信号端。5.根据权利要求4所述的时序控制电路，其特征在于，所述时序控制芯片的数据输出信号端连接所述第一暂存器的数据输入信号端和所述第一模拟开关的常开信号端，所述第二...

【专利技术属性】
技术研发人员：钟全民，赵文勤，刘祥恒，
申请(专利权)人：成都中电熊猫显示科技有限公司，
类型：发明
国别省市：