可编程存储器制造技术

本发明专利技术公开了一种可编程存储器，其反熔丝单元是在常规反熔丝单元的反熔丝编程管和控制管之间增加一个熔丝，使该反熔丝单元具备了2次编程能力，既可以通过击穿反熔丝编程管的栅

【技术实现步骤摘要】
可编程存储器


[0001]本专利技术涉及集成电路设计技术，特别涉及一种可以对编程结果进行一次修正操作的可编程存储器。

技术介绍

[0002]反熔丝(anti-fuse)和熔丝(eFuse)都属于一次性可编程存储器(One Time Programable，OTP)结构。这两种可编程存储器结构都采用标准CMOS工艺，单元面积小，降低总成本，安全性好。
[0003]反熔丝(anti-fuse)通过击穿编程管的多晶硅层和N+扩散层之间绝缘层，使得两层之间的电阻值发生变化(减小)，导致等效逻辑值改变，实现“1”到“0”编程，反熔丝(anti-fuse)可编程存储器只能编程一次，即“1
”→“
0”，限制其应用范围和灵活性。
[0004]熔丝(eFuse)则是依据电子迁移特性，通过熔断熔丝，导致熔丝两端电阻值改变的方式实现芯片编程。同样只能编程一次，极大地限制了用户现场使用条件和产品生产测试能力，冗余性差。
[0005]常规反熔丝(anti-fuse)单元如图1所示。如果要对采用常规反熔丝(anti-fuse)单元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可编程存储器，其包括至少一个反熔丝单元；其特征在于，所述反熔丝单元包括一个反熔丝编程管(M0)、一根熔丝(EF)和第一控制管(MN1)；所述反熔丝编程管(M0)的源极接所述熔丝(EF)一端，并作为反熔丝单元的VQ端；所述反熔丝编程管(M0)的栅极作为反熔丝单元的读出检测端(S)；所述熔丝(EF)另一端接所述第一控制管(MN1)的漏端。2.根据权利要求1所述的可编程存储器，其特征在于，所述第一控制管(MN1)为NMOS管；所述第一控制管(MN1)，其源端用于接地(GND)，其栅端用于接第一位线(BLC1)。3.根据权利要求2所述的可编程存储器，其特征在于，所述反熔丝单元还包括第一PMOS选择管(MP1)、第二PMOS选择管(MP2)及第二控制管(MN2)；所述第一PMOS选择管(MP1)，其源端用于接击穿工作电压(VPPH)，其栅端接第一位线(BLC1)，其漏端接所述反熔丝编程管(M0)的栅极；所述第一PMOS选择管(MP1)，用于为反熔丝单元提供正常编程所需的击穿工作电压(VPPH)；所述第二PMOS选择管(MP2)，其漏端接反熔丝单元的VQ端，其源端用于接熔断电压(VDDQ)，其栅端接第二位线(BLC2)；所述第二PMOS选择管(MP2)，用于为反熔丝单元提供修正编程操作所需的熔断电压(VDDQ)；所述第二控制管(MN2)为NMOS管，其漏端接反熔丝单元的VQ端，其栅端接第三位线(BLC3)，其源端用于接地(GND)；所述第一控制管(MN1)，其栅端接第一位线(BLC1)。4.根据权利要求3所述的可编程存储器，其特征在于，所述反熔丝单元，在编程前处于初始状态；所述反熔丝单元，在初始状态时，反熔丝编程管(M0)的栅端和源端之间呈现高电阻状态，而熔丝(EF)则呈现低电阻，由于两者串联，所以在编程前，整个反熔丝单元的读出检测端(S)到地(GND)呈现高电阻状态，其逻辑态定义为“1”。5.根据权利要求4所述的可编程存储器，其特征在于，所述反熔丝单元，进行正常编程操作时，在第一PMOS选择管(MP1)的源端施加击穿工作电压(VPPH)，击穿工作电压(VPPH)大于第一PMOS选择管(MP1)的栅源绝缘层击穿电压，所述第二PMOS选择管(MP2)的源端接0电压；第一位线(BLC1)为高电平使所述第一PMOS选择管(MP1)导通并使所述第一控制管(MN1)断开，第二位线(BLC2)为低电平使所述第二PMOS选择...

【专利技术属性】
技术研发人员：晏颖，金建明，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：