一种基于PCIe的通信协议栈硬件加速架构制造技术

本发明专利技术是一种基于PCIe的通信协议栈硬件加速架构，属于通信技术领域。本发明专利技术采用PCIe通用接口实现通信协议栈与FPGA的数据交互，通信协议栈仿真平台搭建在PC上，FPGA使用AXI总线架构进行数据传输；PCIe通用接口的软件接口集成在通信协议栈仿真平台中，硬件接口中设置有XDMA IP核；FPGA中设置MIG、AXIDMA、DDR和FIFO IP核。本发明专利技术通过AXIDMA实现了数据由AXI4总线向AXI4

【技术实现步骤摘要】
一种基于PCIe的通信协议栈硬件加速架构


[0001]本专利技术属于通信
，涉及通信协议栈中信号传输及信号处理的半实物仿真技术，具体涉及一种基于PCIe(高速串行计算机扩展总线标准)的通信协议栈硬件加速架构。

技术介绍

[0002]在5G信息量急速增大的环境下，高速数据传输一直被重点关注。高速数据传输的主要特点是数据量大、数据传输速度快，而视频图像在传输中一直占较大比例，因此如何在通信系统中高速并准确的传输视频图像一直是专家研究的重点。
[0003]在数据传输系统中，数据传输总线协议一开始遵循ISA(工业标准体系结构)总线，由于它只能支持16位I/O(输入/输出)设备，最大的传输速度也只有16MB/s，已经跟不上高速发展的数据传输领域而被淘汰。第二代传输协议是PCI(外设部件互连标准)总线，采用并行传输，通用性和开发性更强，但最高速度只有133MB/s，已经无法满足现有的高速数据传输系统。PCIe总线克服了PCI总线的缺点让数据传输的性能得到了很大的提升，它采用端到端、全双工、差分信号进行信号传输，避免了信号之间的干扰，可以满足设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于PCIe的通信协议栈硬件加速架构，采用PCIe通用接口实现通信协议栈与FPGA的数据交互，通信协议栈仿真平台搭建在上位机PC上，FPGA中使用AXI总线架构进行数据的传输；其特征在于，所述PCIe通用接口包括PCIe通用接口软件接口和PCIe通用接口硬件接口；PCIe通用接口软件接口集成在通信协议栈仿真平台中；其中，PCIe表示高速串行计算机扩展总线标准，FPGA表示现场可编程逻辑门阵列；所述PCIe通用接口硬件接口中设置有XDMA IP核；所述FPGA中设置有AXIDMA IP核、MIG IP核、DDR和FIFO存储器；其中，DDR表示双倍速率同步动态随机存储器，FIFO代表先进先出；所述PCIe通用接口硬件接口中，设置XDMA的pcie_mgt接口接收上位机传入的数据，再由M_AXI接口将数据输出通过MIG保存在FPGA的DDR中，此时数据在AXI4总线上；AXIDMA的MM2S通道获取所述DDR中的数据并转换为AXI4
‑
Stream总线上的数据；所述FPGA内部使用AXI4
‑
Stream总线读取数据；FPGA对数据处理完成后，先将数据传输进入FIFO的M_AXIS接口，同步电路中的时钟信号，再将数据从FIFO的S_AXIS流出返回DDR中；XDMA的M_AXI接口通过MIG将DDR中的数据读到自己的内存中再由pcie_mgt接口返回到上位机；所述PCIe通用接口硬件接口中，设置XDMA的usr_irq_req接口接收AXIDMA产生的中断信号并传输给上位机；PC传给FPGA内部的控制命令由AXI4
‑
Lite总线传输。2.根据权利要求1所述的一种基于PCIe的通信协议栈硬件加速架构，其特征在于，所述的上位机PC通过FPGA中AXIDMA产生的中断信号判断数据在FPGA中传输的情况，由...

【专利技术属性】
技术研发人员：王程，王羽琪，赵晓燕，童建飞，王卫东，
申请(专利权)人：北京邮电大学，
类型：发明
国别省市：