一种TWC环线的解调电路制造技术

本发明专利技术涉及一种TWC环线的解调电路，包括：选频电路，包括反相单元、分频单元，以及分别与反相单元和分频单元连接的耦合单元，反相单元接收输入信号并进行反相得到反相输入信号；滤波电路，包括两个滤波单元，两个滤波单元的输入端分别连接耦合单元的输出端；第一比较放大电路，包括两个比较放大单元，两个比较放大单元的输入端分别对应连接两个滤波单元的输出端；向量求和电路，输入端分别与两个比较放大单元的输出端连接。与现有技术相比，本发明专利技术完全通过硬件电路实现，可靠性高，解码稳定，实用性强，并且无需依赖于FPGA等芯片。并且无需依赖于FPGA等芯片。并且无需依赖于FPGA等芯片。

【技术实现步骤摘要】
一种TWC环线的解调电路


[0001]本专利技术涉及铁路通信领域，尤其是涉及一种TWC环线的解调电路。

技术介绍

[0002]TWC环线向外发送频率范围跨度从9.5kHz到16.5kHz的2FSK信号，频率范围允许有8个载波频率，分别间隔1kHz。要求环线检测设备能检测所有8个频率，分别对应2FSK的fh和fl，频率偏移量在
±
100Hz。目前对于2FSK信号的解调方法很多，如包络检波法、相干解调法、鉴频法和过零检测法等，并通过硬件与软件加以实现。其应用的电路比较复杂，使用的器件也比较昂贵，如CPLD、FPGA、DSP等芯片，并且对设计人员的专业技能要求很高，需要用到专用的解调工具，VHDL语言、嵌入式、汇编语言等，要求较高，难度较大。

技术实现思路

[0003]本专利技术的目的就是为了提供一种TWC环线的解调电路，完全通过硬件电路实现，可靠性高，，解码稳定，实用性强，并且无需依赖于FPGA等芯片。
[0004]本专利技术的目的可以通过以下技术方案来实现：
[0005]一种TWC环线的解调电路，包括：
[0006]选频电路，包括反相单元、分频单元，以及分别与反相单元和分频单元连接的耦合单元，所述反相单元接收输入信号并进行反相得到反相输入信号，所述分频单元接收选频信号并分频得到第一分频信号和与第一分频信号周期相同但滞后指定相位的第二分频信号，所述耦合单元接收输入信号、反相输入信号、第一分频信号和与第二分频信号并进行耦合得到第一调制信号和第二调制信号；
[0007]滤波电路，包括两个滤波单元，两个滤波单元的输入端分别连接耦合单元的输出端并分别对应接收第一调制信号和第二调制信号，并滤除第一调制信号和第二调制信号中与选频信号频率相差较大的部分；
[0008]第一比较放大电路，包括两个比较放大单元，两个比较放大单元的输入端分别对应连接两个滤波单元的输出端，分别接收经过滤波后的第一调制信号和第二调制信号并放大；
[0009]向量求和电路，输入端分别与两个比较放大单元的输出端连接，接收经过滤波和放大后的第一调制信号和第二调制信号，并相加得到输出信号。
[0010]进一步的，所述反相单元为第一比较器。
[0011]进一步的，所述分频单元包括双路触发器和反相器，所述双路触发器的一路的输入端接收选频信号，输出端连接至耦合单元，所述反相器的输入端接收选频信号，输出端连接至双路触发器的第二路的输入端，所述双路触发器的第二路的输出端连接至耦合单元。
[0012]进一步的，所述耦合单元为双路CMOS开关。
[0013]进一步的，所述滤波单元为低通滤波器。
[0014]进一步的，所述第一比较放大电路中的两个比较放大单元分别为第二比较器和第
三比较器。
[0015]进一步的，所述向量求和电路包括第一有效值转换器、第二有效值转换器和第四比较器，所述第一有效值转换器和第二有效值转换器分别与两个比较放大单元的输出端对对应连接，所述第四比较器连接第一有效值转换器，所述第一有效值转换器连接第二有效值转换器。
[0016]进一步的，所述解调电路还包括用于提高抗干扰能力的第二比较放大电路，该第二比较放大电路连接至向量求和电路的输出端。
[0017]更进一步的，所述第二比较放大电路为第五比较器。
[0018]进一步的，所述指定相位为90度。
[0019]与现有技术相比，本专利技术具有以下有益效果：
[0020]1)完全通过硬件电路实现，可靠性高，，解码稳定，实用性强，并且无需依赖于FPGA等芯片。
[0021]2)通过改变选频信号，可以解码9.5KHz至16.5KHz范围内的2FSK信号，集成度高，运用灵活。
[0022]3)通过改变外部滤波频率可以改变解码的频率偏移范围
[0023]4)电路简洁明了，成熟经典，实用性强，可适用于其他类似的电路场合。。
附图说明
[0024]图1为TWC环线解调电路原理方框图；
[0025]图2为TWC环线2FSK报文信号例图；
[0026]图3为TWC环线2FSK的解调电路各点波形图；
[0027]图4为TWC环线2FSK的解调电路图；
[0028]其中：1、选频电路，2、滤波电路，3、第一比较放大电路，4、向量求和电路，5、第二比较放大电路。
具体实施方式
[0029]下面结合附图和具体实施例对本专利技术进行详细说明。本实施例以本专利技术技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本专利技术的保护范围不限于下述的实施例。
[0030]一种TWC环线的解调电路，如图1图4所示，包括：
[0031]选频电路，包括反相单元、分频单元，以及分别与反相单元和分频单元连接的耦合单元，反相单元接收Vi输入信号并进行反相得到反相输入信号Vi180，分频单元接收选频信号2f并分频得到第一分频信号f和与第一分频信号周期相同但滞后指定相位的第二分频信号f
’
，其中第一分频信号f和第二分频信号f
’
相差四分之一个周期，耦合单元接收输入信号Vi、反相输入信号Vi180、第一分频信号f和与第二分频信号f
’
并进行耦合得到第一调制信号和第二调制信号；
[0032]反相单元为第一比较器，分频单元包括双路触发器和反相器，双路触发器的一路的输入端接收选频信号2f，输出端连接至耦合单元，反相器的输入端接收选频信号2f，输出端连接至双路触发器的第二路的输入端，双路触发器的第二路的输出端连接至耦合单元。
本实施例中，双路触发器为D触发器74HC74，第一比较器采用LM258，反相器采用74HC04，双路CMOS开关采用DG5043，图4中，U9A为双路触发器的第一路，U9B为双路触发器的第二路，U1A为第一比较器，U8为双路CMOS开关，U10A为反相器。
[0033]如图4所示，2f信号输入双路触发器的一路时钟3脚，经反相器74HC04后输入到另一路的时钟11脚，双路触发器的2脚和6脚连接，1脚、4脚、10脚、13脚和14脚接电源+5V，7脚接地，5脚和12脚连接后输出给双路CMOS开关DG5043的15脚，9脚接双路CMOS开关DG5043的15脚。Vi连接双路CMOS开关DG5043的4脚和5脚，Vi经第一比较器LM258反相后连接双路CMOS开关DG5043的9脚和16脚，双路CMOS开关DG5043的1脚和3脚连接后作为输出1，6脚和8脚连接后作为输出2，11脚和14接正电源(+12V)和负电源(-12V)，13脚接地。
[0034]滤波电路，包括两个滤波单元，两个滤波单元的输入端分别连接耦合单元的输出端并分别对应接收第一调制信号和第二调制信号，并滤除第一调制信号和第二调制信号中与选频信号频率相差较大的部分，滤波单元为低通滤波器，具体采用LTC1063芯片，图4中，U6和U7为低通滤波器，如图4所示，两个芯片的接法相同，1脚接双路CMO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种TWC环线的解调电路，其特征在于，包括：选频电路，包括反相单元、分频单元，以及分别与反相单元和分频单元连接的耦合单元，所述反相单元接收输入信号并进行反相得到反相输入信号，所述分频单元接收选频信号并分频得到第一分频信号和与第一分频信号周期相同但滞后指定相位的第二分频信号，所述耦合单元接收输入信号、反相输入信号、第一分频信号和与第二分频信号并进行耦合得到第一调制信号和第二调制信号；滤波电路，包括两个滤波单元，两个滤波单元的输入端分别连接耦合单元的输出端并分别对应接收第一调制信号和第二调制信号，并滤除第一调制信号和第二调制信号中与选频信号频率相差较大的部分；第一比较放大电路，包括两个比较放大单元，两个比较放大单元的输入端分别对应连接两个滤波单元的输出端，分别接收经过滤波后的第一调制信号和第二调制信号并放大；向量求和电路，输入端分别与两个比较放大单元的输出端连接，接收经过滤波和放大后的第一调制信号和第二调制信号，并相加得到输出信号。2.根据权利要求1所述的一种TWC环线的解调电路，其特征在于，所述反相单元为第一比较器。3.根据权利要求1所述的一种TWC环线的解调电路，其特征在于，所述分频单元包括双路触发器和反相器，所述双路触发器的一路的输入端接收选频信号，输出端连接至耦...

【专利技术属性】
技术研发人员：江期助，杨俊强，唐广，颜士博，黄喜生，
申请(专利权)人：上海铁路通信有限公司，
类型：发明
国别省市：