当前位置: 首页 > 专利查询>程韬专利>正文

一种半导体芯片版图的设计方法技术

技术编号:32328192 阅读:20 留言:0更新日期:2022-02-16 18:35
本发明专利技术提供一种半导体芯片版图的设计方法,涉及半导体技术领域。该基于一种半导体芯片版图的设计方法,包含以下设计步骤:S1、芯片规格制定,根据客户所提出的设计要求,且包含芯片所需达到的具体功能和性能方面的要求,进行制定设计方案和具体实现架构,划分模块功能;S2、编码,使用硬件描述语言(HDL)将模块功能以代码的形式来进行描述实现;S3、验证,进行仿真验证检验编码设计的正确性,仿真验证通过后,进行逻辑综合;S4、布局规划,放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置;S5、布线,单独对时钟布线,普通信号布线,对各种标准单元进行布线。通过该设计方法,有效来提高芯片的成品率。来提高芯片的成品率。

【技术实现步骤摘要】
一种半导体芯片版图的设计方法


[0001]本专利技术涉及半导体
,具体为一种半导体芯片版图的设计方法。

技术介绍

[0002]半导体指常温下导电性能介于导体与绝缘体之间的材料。半导体在集成电路、消费电子、通信系统、光伏发电、照明、大功率电源转换等领域都有应用,如二极管就是采用半导体制作的器件。无论从科技或是经济发展的角度来看,半导体的重要性都是非常巨大的。大部分的电子产品,如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关联。常见的半导体材料有硅、锗、砷化镓等,硅是各种半导体材料应用中最具有影响力的一种。
[0003]芯片一般是指集成电路的载体,也是集成电路经过设计、制造、封装、测试后的结果,通常是一个可以立即使用的独立的整体。“芯片”和“集成电路”这两个词经常混着使用,比如在大家平常讨论话题中,集成电路设计和芯片设计说的是一个意思,芯片行业、集成电路行业、IC行业往往也是一个意思。实际上,这两个词有联系,也有区别。集成电路实体往往要以芯片的形式存在,因为狭义的集成电路,是强调电路本身,比如简单到只有五个元件连接在一起形成的相移振荡器,当它还在图纸上呈现的时候,我们也可以叫它集成电路,当我们要拿这个小集成电路来应用的时候,那它必须以独立的一块实物,或者嵌入到更大的集成电路中,依托芯片来发挥他的作用;集成电路更着重电路的设计和布局布线,芯片更强调电路的集成、生产和封装。而广义的集成电路,当涉及到行业(区别于其他行业)时,也可以包含芯片相关的各种含义
[0004]但现阶段对于芯片的设计及制造的复杂度不断变大,易造成芯片的成品率降低,且造成芯片的性能效果不佳,因此需要更好的半导体芯片版图的设计方法来解决这一问题。

技术实现思路

[0005](一)解决的技术问题
[0006]针对现有技术的不足,本专利技术提供了一种半导体芯片版图的设计方法,解决了芯片制造难度大,且成品率低的问题。
[0007](二)技术方案
[0008]为实现以上目的,本专利技术通过以下技术方案予以实现:一种半导体芯片版图的设计方法,包含以下设计步骤:
[0009]S1、芯片规格制定,根据客户所提出的设计要求,且包含芯片所需达到的具体功能和性能方面的要求,进行制定设计方案和具体实现架构,划分模块功能;
[0010]S2、编码,使用硬件描述语言(HDL)将模块功能以代码的形式来进行描述实现;
[0011]S3、验证,进行仿真验证检验编码设计的正确性,仿真验证通过后,进行逻辑综合,通过逻辑综合把设计实现的HDL代码翻译成门级网表,进行逻辑综合时,设定约束条件,逻
辑综合完后再次做仿真验证;
[0012]S4、布局规划,放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,在进行摆放位置时,需根据规定来进行规划设定;
[0013]S5、布线,单独对时钟布线,时钟信号在芯片起到全局指挥作用,采用对称式连接到各个寄存器单元,延迟差异最小;普通信号布线,对各种标准单元进行布线;
[0014]S6、版图物理验证,包含以下步骤:
[0015]S61、版图和逻辑综合后的门级电路图的对比验证;
[0016]S62、设计规则检查,检查连线间距、连线宽度需满足工艺要求;
[0017]S63、电气规则检查,检查短路和开路灯电气规则违例;
[0018]S7、数据输出,版图设计完成后,输出文件交付给生产厂家进行掩模板生产。
[0019]优选的,所述S5步骤中,根据电路逻辑关系将各个单元之间以及各单元和输入输出之间用金属连线连接起来,并保证芯片面积最小。
[0020]优选的,所述布局布线时需要使用LEF文件和TLF文件,版图验证时用到单元版图数据文件和版图验证命令文件。
[0021](三)有益效果
[0022]本专利技术提供了一种半导体芯片版图的设计方法。具备以下有益效果:
[0023]本专利技术一种半导体芯片版图的设计方法,可有效提供所需性能要求,并且能通过更加精确的设计规则,来提高成品率。
具体实施方式
[0024]下面将对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。
[0025]实施例:
[0026]本专利技术实施例提供一种半导体芯片版图的设计方法,包含以下设计步骤:
[0027]S1、芯片规格制定,根据客户所提出的设计要求,且包含芯片所需达到的具体功能和性能方面的要求,进行制定设计方案和具体实现架构,划分模块功能;
[0028]S2、编码,使用硬件描述语言(HDL)将模块功能以代码的形式来进行描述实现;
[0029]S3、验证,进行仿真验证检验编码设计的正确性,仿真验证通过后,进行逻辑综合,通过逻辑综合把设计实现的HDL代码翻译成门级网表,进行逻辑综合时,设定约束条件,逻辑综合完后再次做仿真验证;
[0030]S4、布局规划,放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,在进行摆放位置时,需根据规定来进行规划设定;
[0031]S5、布线,单独对时钟布线,时钟信号在芯片起到全局指挥作用,采用对称式连接到各个寄存器单元,延迟差异最小;普通信号布线,对各种标准单元进行布线;
[0032]S6、版图物理验证,包含以下步骤:
[0033]S61、版图和逻辑综合后的门级电路图的对比验证;
[0034]S62、设计规则检查,检查连线间距、连线宽度需满足工艺要求;
[0035]S63、电气规则检查,检查短路和开路灯电气规则违例;
[0036]S7、数据输出,版图设计完成后,输出文件交付给生产厂家进行掩模板生产。
[0037]其中S5步骤中,根据电路逻辑关系将各个单元之间以及各单元和输入输出之间用金属连线连接起来,并保证芯片面积最小。
[0038]其中布局布线时需要使用LEF文件和TLF文件,版图验证时用到单元版图数据文件和版图验证命令文件。
[0039]尽管已经示出和描述了本专利技术的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本专利技术的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本专利技术的范围由所附权利要求及其等同物限定。
本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片版图的设计方法,其特征在于:包含以下设计步骤:S1、芯片规格制定,根据客户所提出的设计要求,且包含芯片所需达到的具体功能和性能方面的要求,进行制定设计方案和具体实现架构,划分模块功能;S2、编码,使用硬件描述语言(HDL)将模块功能以代码的形式来进行描述实现;S3、验证,进行仿真验证检验编码设计的正确性,仿真验证通过后,进行逻辑综合,通过逻辑综合把设计实现的HDL代码翻译成门级网表,进行逻辑综合时,设定约束条件,逻辑综合完后再次做仿真验证;S4、布局规划,放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,在进行摆放位置时,需根据规定来进行规划设定;S5、布线,单独对时钟布线,时钟信号在芯片起到全局指挥作用,采用对称式连接到各个寄存器单元...

【专利技术属性】
技术研发人员:程韬
申请(专利权)人:程韬
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1