沟槽栅器件的制造方法技术

本发明专利技术提供了一种沟槽栅器件的制造方法，能够利用具有离子注入开口的掩蔽介质层，实现掺杂区（即源区或发射区）与栅槽的自对准且有利于实现掺杂区宽度的合理控制，同时还能够利用栅覆盖介质层，在没有通过接触孔光罩进行光刻的前提下完成接触区域的自对准，以及，利用掺杂区和体接触区的浓度差需求，在没有通过光罩进行光刻的前提下完成体接触区的自对准，由此，在节约成本的同时降低寄生晶体管的寄生电阻，避免闩锁效应效应的发生，并避免多次光刻的套刻对准偏差造成的不良影响。的套刻对准偏差造成的不良影响。的套刻对准偏差造成的不良影响。

【技术实现步骤摘要】
沟槽栅器件的制造方法


[0001]本专利技术涉及半导体器件制造
，特别涉及一种沟槽栅器件的制造方法。

技术介绍

[0002]对于沟槽栅器件（例如MOS晶体管或者IGBT晶体管等），通常需要通过多次光刻工艺来制作沟槽栅所需的沟槽以及该沟槽栅外围的源区、体区和源极接触孔等结构，成本较高，生产流程长，且多次光刻工艺所存在的套刻对准精度与关键尺寸变化的问题，会导致器件的寄生晶体管的寄生电阻不可控，容易发生闩锁效应（latch up），最终使器件损坏。

技术实现思路

[0003]本专利技术的目的在于提供一种沟槽栅器件的制造方法，能够减少光刻工艺，节约制作成本，改善器件性能。
[0004]为实现上述目的，本专利技术提供一种沟槽栅器件的制造方法，其包括：提供一衬底，所述衬底具有基底层和位于基底层上的第一导电类型的掺杂体区层；在所述掺杂体区层上形成具有离子注入开口的掩蔽介质层，且所述离子注入开口贯穿所述掩蔽介质层以暴露出所述掺杂体区层的顶面；以所述掩蔽介质层为掩膜，采用第二导电类型的离子对所述离子注入开口中的掺杂体区层的表层进行第一离子注入，以形成第二导电类型的掺杂离子层，且所述掺杂离子层在横向上与所述离子注入开口外围的掩蔽介质层有上下的交叠；沿所述离子注入开口向下刻蚀所述掺杂离子层、所述掺杂体区层和所述基底层，以形成栅槽，所述栅槽的底面位于所述基底层中且所述栅槽的侧壁上剩余有部分所述掺杂离子层；在所述栅槽中填充栅极并使得所述栅极的顶面低于所述掩蔽介质层的顶面，以形成介质填充口；形成填充在所述介质填充口中的栅覆盖介质层，且进一步去除所述掩蔽介质层，以暴露出所述掺杂离子层及其外围的掺杂体区层的顶面；以所述栅覆盖介质层为掩膜，采用第一导电类型的离子对暴露出的所述掺杂离子层及其外围的所述掺杂体区层进行第二离子注入，以在所述掺杂离子层外围的所述掺杂体区层的表层中形成第一导电类型的体接触区，同时使得所述掺杂离子层形成为第二导电类型的掺杂区。
[0005]可选地，提供所述衬底的步骤包括：提供基底层并通过外延生长工艺在所述基底层上形成所述掺杂体区层；或者，提供所述衬底的步骤包括：提供衬底并对所述衬底的表层进行第一导电类型的离子注入，以形成所述基底层和所述掺杂体区层。
[0006]可选地，在所述栅槽中填充所述栅极之前，先在所述栅槽的表面上形成栅氧层。
[0007]可选地，在所述栅槽的表面上形成栅氧层之前，先形成填充于所述栅槽的底部中
的沟槽底部氧化物结构；或者，在所述栅槽的表面上形成栅氧层之前或者之后，且在填充所述栅极之前，先形成填充于所述栅槽的底部中的屏蔽栅，所述屏蔽栅和所述栅极之间设有栅间隔离层。
[0008]可选地，所述掩蔽介质层包括材质不同且依次层叠在所述掺杂体区层上的第一介质层和第二介质层。
[0009]可选地，形成填充在所述介质填充口中的栅覆盖介质层并进一步去除所述掩蔽介质层的步骤包括：沉积栅覆盖介质层直至填满所述栅极上方的所述介质填充口；通过回刻蚀工艺或者化学机械抛光工艺一同去除所述第一介质层的顶面以上的所述栅覆盖介质层和所述第二介质层；刻蚀去除所述第一介质层。
[0010]可选地，所述第一介质层的材料包括氮化硅和/或氮氧化硅。
[0011]可选地，所述第二介质层与所述栅覆盖介质层的材料相同。
[0012]可选地，所述第二介质层和所述栅覆盖介质层的材料分别包括氧化硅、正硅酸乙酯、磷硅玻璃、硼磷硅玻璃、氟硅玻璃中的至少一种。
[0013]可选地，在形成所述体接触区和所述掺杂区之后，所述制造方法还包括：形成金属层，所述金属层与所述体接触区和所述掺杂区电性连接。
[0014]可选地，所述掺杂区为沟槽MOS器件的源极或者IGBT器件的发射极。
[0015]与现有技术相比，本专利技术的技术方案至少具有以下有益效果之一：1、利用具有离子注入开口的掩蔽介质层，可以在离子注入和栅槽刻蚀后自对准地形成对应于器件的发射极或者源区的掺杂层，节约成本，合理控制掺杂离子层在横向上与离子注入开口外围的掩蔽介质层的交叠宽度，可以进一步降低寄生电阻（即Rb电阻）。
[0016]2、在去除掩蔽介质层之后，在掩蔽介质层的去除位置就形成了自对准的接触区域，由此完成了接触区域的自对准工艺。
[0017]3、在去除掩蔽介质层之后，利用栅覆盖介质层做掩膜，同时利用待形成的体接触区和掺杂区的要求的浓度差，进行要求剂量的第二离子注入，由此可以完成体接触区的自对准工艺，节约成本的同时，降低寄生晶体管的寄生电阻，避免闩锁效应（latch up），提高了器件性能。
[0018]4、无需接触孔掩膜版（即Contact Mask），降低了成本，并避免掩膜板的使用所带来的对准变差，使器件性能更稳定。
附图说明
[0019]图1是本专利技术一实施例的沟槽栅器件的制造方法的流程图。
[0020]图2是本专利技术一实施例的沟槽栅器件的制造方法中的器件剖面结构示意图。
[0021]图3是本专利技术另一实施例的沟槽栅器件的制造方法中的器件剖面结构示意图。
[0022]图4是本专利技术又一实施例的沟槽栅器件的制造方法中的器件剖面结构示意图。
具体实施方式
[0023]在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然
而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在
…
上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在
…
上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在
……
之下”、“在下面”、“下面的”、“在
……
之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在
……
之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽栅器件的制造方法，其特征在于，包括：提供一衬底，所述衬底具有基底层和位于基底层上的第一导电类型的掺杂体区层；在所述掺杂体区层上形成具有离子注入开口的掩蔽介质层，且所述离子注入开口贯穿所述掩蔽介质层以暴露出所述掺杂体区层的顶面；以所述掩蔽介质层为掩膜，采用第二导电类型的离子对所述离子注入开口中的掺杂体区层的表层进行第一离子注入，以形成第二导电类型的掺杂离子层，且所述掺杂离子层在横向上与所述离子注入开口外围的掩蔽介质层有上下的交叠；沿所述离子注入开口向下刻蚀所述掺杂离子层、所述掺杂体区层和所述基底层，以形成栅槽，所述栅槽的底面位于所述基底层中且所述栅槽的侧壁上剩余有部分所述掺杂离子层；在所述栅槽中填充栅极并使得所述栅极的顶面低于所述掩蔽介质层的顶面，以形成介质填充口；形成填充在所述介质填充口中的栅覆盖介质层，且进一步去除所述掩蔽介质层，以暴露出所述掺杂离子层及其外围的掺杂体区层的顶面；以所述栅覆盖介质层为掩膜，采用第一导电类型的离子对暴露出的所述掺杂离子层及其外围的所述掺杂体区层进行第二离子注入，以在所述掺杂离子层外围的所述掺杂体区层的表层中形成第一导电类型的体接触区，同时使得所述掺杂离子层形成为第二导电类型的掺杂区。2.如权利要求1所述的沟槽栅器件的制造方法，其特征在于，提供所述衬底的步骤包括：提供基底层并通过外延生长工艺在所述基底层上形成所述掺杂体区层；或者，提供所述衬底的步骤包括：提供衬底并对所述衬底的表层进行第一导电类型的离子注入，以形成所述基底层和所述掺杂体区层。3.如权利要求1所述的沟槽栅器件的制造方法，其特征在于，在所述栅槽中填充所述栅极之前，先在所述...

【专利技术属性】
技术研发人员：徐旭东，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：