一种低噪声高带宽的电流传感芯片设计制造技术

本发明专利技术提出了一种低噪声高带宽的电流传感芯片，其特征在于，包括低噪声甲乙类运算放大器A1和由反向放大器B与电流衰减器C所组成的高性能伪电阻R

【技术实现步骤摘要】
一种低噪声高带宽的电流传感芯片设计


[0001]本专利技术属于信号处理
，涉及一种微电流放大器，尤其涉及一种高增 益，高精度，低噪声，输入偏置电压可调的微电流放大器。

技术介绍

[0002]模拟电路中的传感器许多表现为电流信号输出，对于电流信号的处理常常是 将其转换为电压信号，因此设计将电流转换为电压的跨阻放大器(TIA)是不可 或缺的，对于TIA的性能，尤其是在集成电路内部实现高性能前端放大器是不断 探索的过程。
[0003]常规的微弱电流检测系统的通常采用运放加反馈电阻的结构，这种结构需要 有约上百兆欧姆高阻值且高精度的电阻，通常无法在集成在芯片内，同时其寄生 电容使得检测信号的带宽受到限制，1GΩ阻值的电阻寄生电容可达0.1pF。另 一方面，多级放大的结构中常常引入更多的噪声，不利于采集微弱的电流信号。
[0004]目前商用的设备整体的结构都较为复杂且适用范围有限，因此我们提出了一 种低噪声高带宽的电流传感芯片，兼备宽输入范围，高分辨率，高带宽，低噪声 和芯片内高度集成设计的优点。

技术实现思路

[0005]为了提升跨阻放大器的实用性，实现片上集成和多通道探测，本专利技术提出了 一种低噪声高带宽的电流传感芯片设计。
[0006]本专利技术采用的技术方案如下：
[0007]一种低噪声高带宽的电流传感芯片设计，其特征在于，包括低噪声甲乙类运 算放大器A1、A2和A3，电阻R1、R2和R3，NMOS管M0和M2，PMOS管 M1和M3以及反馈电容C
Fr/>，提供3个信号端口，输入电流端I
in
，可以连接具有较 大输入电容Cs的电流信号源，偏置电压端V
CMD
，用于调节输入端的偏置电压， 和输出电压端V
O
；电阻R1和R2以及低噪声甲乙类运算放大器A2构成一级反 相放大器B，电阻R3，NMOS管M0和M2，PMOS管M1和M3和低噪声甲乙 类运算放大器A3构成一级电流衰减器C；一级反相放大器B和一级电流衰减器 C一起构成高性能伪电阻R
F
；所述低噪声甲乙类运算放大器A1、A2和A3由一 级折叠共源共栅放大器和一级推挽放大器构成，A1反相输入端连接输入电流端I
in
，其同相输入端连接偏置电压端V
CMD
，输出端连接输出电压端V
O
；所述一级反 相放大器B的输出端V
X
连接一级电流衰减器C的输入端，一级电流衰减电路C 的输出端连接输入电流端I
in
，一级反相放大器B的同相输入端和一级电流衰减 器C的同相输入端均连接偏置电压V
CMD
。
[0008]进一步地，所述的一种低噪声高带宽的电流传感芯片设计，其特征在于，低噪 声甲乙类运算放大器A1、A2和A3，示意图如附图2所示，包含MOS管M0～ M22，电容C1、C2；PMOS管M0、M9、M10、M15、M18、M21的源极与电源 电压VDD相连；PMOS管M0的漏极与M1、M2的源极相互连接；PMOS管M7 的源极与M9的漏极相互连接；PMOS管M8的源极与M10的漏极相互连接； PMOS管M18的栅极和漏极与M19的源极相互连接；NMOS管M5、M6、M17、 M20、M22的源极接GND；
NMOS管M17的栅极与漏极与M16的源极相连； NMOS管M5的漏极、M3的源极与PMOS管M1的漏极相互连接；NMOS管 M6的漏极、M4的源极与PMOS管M2的漏极相互连接；NMOS管M3的漏极、 M11的源极与PMOS管M13的漏极相互连接；NMOS管M4的漏极、M12的源 极、M22的栅极与PMOS管M14的漏端相互连接；NMOS管M11的漏极与 PMOS管M7的漏极、M13的源极、M9、M10的栅极相互连接；NMOS管M12 的漏极与PMOS管14的源极、M8的漏极、M21的栅极相互连接；NMOS管M16 的栅极和漏极、M11、M12的栅极与PMOS管15的漏极相连；NMOS管20的 漏极与PMOS管M19的栅极和漏极、M13、M14的栅极相连；C1两端分别连接 PMOS管M21栅极和漏极；C2两端分别连接NMOS管M22栅极和漏极；M0、 M15栅极连接偏置电压V
B1
，M5、M6、M20栅极连接偏置电压V
B2
，M3、M4栅 极连接偏置电压V
B3
，M7、M8栅极连接偏置电压V
B4
；M2栅极作为低噪声甲乙 类运算放大器A1、A2和A3的反相输入端V
‑
，M1栅极分别作为低噪声甲乙类 运算放大器A1、A2和A3的同相输入端V
+
，M21、M22漏极相互连接作为输出 端V
O
。
[0009]进一步地，所述的一种低噪声高带宽的电流传感芯片设计，如附图2所示， 其特征在于，低噪声甲乙类运算放大器A1、A2和A3的MOS晶体管M0～M10 构成的折叠共源共栅放大器，提供宽幅输入范围和噪声抑制能力；MOS晶体管 M11～M14产生额外的电压差，使MOS管M21、M22工作状态为甲乙类；M15～M20产生M11～M14的偏置电压。
[0010]进一步地，所述的一种低噪声高带宽的电流传感芯片设计，如附图1所示， 其特征在于，反相放大器B的电阻R1和R2阻值相等，输出电压V
X
满足
[0011]V
X
＝2V
CMD
‑
V
O
ꢀꢀꢀꢀꢀꢀ
(1)
[0012]进一步地，所述一种低噪声高带宽的电流传感芯片设计，其特征在于，一级 电流衰减器C，NMOS管M0、M2和PMOS管M1、M3的源极连接在一起，与 低噪声甲乙类运算放大器A3的输出端相连；NMOS管M0和PMOS管M1的栅 极和漏极连接在一起，并与电阻R3的一端一起连接到低噪声甲乙类运算放大器 A3的反相输入端；电阻R3另一端连接一级反相放大器B的输出端V
X
；NMOS 管M2和PMOS管M3的栅极和漏极连接在一起，并与低噪声甲乙类运算放大器 A3反相输入端、输入电流端I
in
相连。
[0013]进一步地，所述电流衰减器C，NMOS管M0和M2的宽长比之比与PMOS 管M1和M3宽长比之比相等。
[0014]设NMOS管MO、M2和PMOS管M1、M3宽长比满足
[0015][0016]由于低噪声甲乙类运算放大器A3的负反馈，NMOS管MO的漏端和PMOS 管M1的漏端电压被钳位至V
CMD
。由于低噪声甲乙类运算放大器A1的负反馈， NMOS管M2的漏端和PMOS管M3的漏端电压也被钳位至V
CMD
。又因NMOS 管MO、M2和PMOS管M1、M3的源端连接在一起，电压相等，因此NMOS 管M0和PMOS管M1的总电流与NMOS管M2和PMOS管M3的总电流之比 等于K，通过R3的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低噪声高带宽的电流传感芯片设计，其特征在于，包括低噪声甲乙类运算放大器A1、A2和A3，电阻R1、R2和R3，NMOS管M0和M2，PMOS管M1和M3以及反馈电容C
F
，提供3个信号端口，输入电流端I
in
，可以连接具有较大输入电容C
s
的电流信号源，偏置电压端V
CMD
，用于调节输入端的偏置电压，和输出电压端V
O
；电阻R1和R2以及低噪声甲乙类运算放大器A2构成一级反相放大器B，电阻R3，NMOS管M0和M2，PMOS管M1和M3和低噪声甲乙类运算放大器A3构成一级电流衰减器C；一级反相放大器B和一级电流衰减器C一起构成高性能伪电阻R
F
；所述低噪声甲乙类运算放大器A1、A2和A3由一级折叠共源共栅放大器和一级推挽放大器构成，A1反相输入端连接输入电流端I
in
，其同相输入端连接偏置电压端V
CMD
，输出端连接输出电压端V
O
；所述一级反相放大器B的输出端V
X
连接一级电流衰减器C的输入端，一级电流衰减电路C的输出端连接输入电流端I
in
，一级反相放大器B的同相输入端和一级电流衰减器C的同相输入端均连接偏置电压V
CMD
。2.根据权利要求1所述的一种低噪声高带宽的电流传感芯片设计，其特征在于，低噪声甲乙类运算放大器A1、A2和A3，包含MOS管M0～M22，电容C1、C2；PMOS管M0、M9、M10、M15、M18、M21的源极与电源电压VDD相连；PMOS管M0的漏极与M1、M2的源极相互连接；PMOS管M7的源极与M9的漏极相互连接；PMOS管M8的源极与M10的漏极相互连接；PMOS管M18的栅极和漏极与M19的源极相互连接；NMOS管M5、M6、M17、M20、M22的源极接GND；NMOS管M17的栅极与漏极与M16的源极相连；NMOS管M5的漏极、M3的源极与PMOS管M1的漏极相互连接；NMOS管M6的漏极、M4的源极与PMOS管M2的漏极相互连接；NMOS管M3的漏极、M11的源极与PMOS管M13的漏极相互连接；NMOS管M4的漏极、M12的源极、M22的栅极与PMOS管M14的漏端相互连接；NMOS管M11的漏极与PMOS管M...

【专利技术属性】
技术研发人员：张丽敏，熊朗，高嵩，李卓航，徐子然，闫锋，
申请(专利权)人：南京大学，
类型：发明
国别省市：