基于R-SpiNNaker芯片构建地理皮肤制造技术

提供了基于R

【技术实现步骤摘要】
基于R
‑
SpiNNaker芯片构建地理皮肤


[0001]本申请涉及R
‑
SpiNNaker芯片构建的地理皮肤，用于在诸如铁路轨道、公路等大范 围区域表面检测落石、泥石流等灾害以及其他影响交通安全的因素的地理皮肤。

技术介绍

[0002]曼彻斯特大学的Steve B.Furber教授主持的SpiNNaker项目(参见IEEE
‑ꢀ
Journals&Magazines Volume 62,Issue 12,Dec.2013上的“Overview of theSpiNNaker System architecture”)的初衷是试图理解和模拟人类大脑如何表示何处 理信息的。SpiNNaker试图模拟哺乳类动物的大脑行为，并不涉及模拟哺乳类动物感 官行为，因此SpiNNaker是一个大规模并行多核纯数字计算系统。它可以包含多达 1,036,800个ARM9核和7T bytes(字节)的RAM，分布在整个系统的57K节点(芯 片)中，每个节点包含18个核，可以模拟10亿个神经元的行为。
[0003]图31A是SpiNNaker芯片架构的示意图。
[0004]SpiNNaker的中心思想是所有计算信息都是由AER(地址事件表示方式，AddressEvent Representation)表示的。AER的基本原理在脑神经科学中得到了很好的证实， 即当一个神经元触发脉冲是一个纯粹的异步事件。所有的信息只需包含脉冲产生的时间 和发出脉冲的神经元的身份地址。在SpiNNaker系统中，每个节点(芯片)都有自己独 立的时钟，接受信息的神经元只需知道接受脉冲的源地址和两个脉冲之间间隔的相对时 间即可，因此在AER系统中，当一个神经元发出脉冲时只需传递它的身份地址，而脉冲 产生的相对时间间隔信息由接受神经元所在的节点自行计算出来，由于SpiNNaker需要 模拟10亿个神经元，因此需要4个字节32位地址空间。实现SpiNNaker思想的关键是 每一个节点(芯片)都设置一个片上路由器，AER信息通讯是通过片上路由器以组播路 由的方式实现的。每个片上路由器都有24个路由通道，其中18个用于片内18个核的 信息通讯，其余6个用于片间通讯，由于SpiNNaker的目标是用5万7千个18核芯片 集群组成百万核级超级计算机来模拟人脑活动，其6个片间路由物理通道采用适用近距 离通讯的7线制高速异步链路。节点之间通过交换承载AER信息的数据包来实现，将承 载AER信息的数据包称为AER包。
[0005]基于电容的传感器被广泛应用。类似于ADC(模拟数字转换器，Analog DigitalConverter)，CDC(电容数字转换器)测量电容值并转换为数字量输出。
[0006]现有技术的电容数字转换电路(CDC)，例如DAI7142、ADI7147，采用Σ
‑
Δ调制 方式通过多次对被测电容进行充放电并于参考电容比较的方法(参见：US PatentNumber:5,134,401)直接将被测电容值转换成数字值，可以将对电容的测量灵敏度提 高到1ff级别，容易满足测量系统在安全距离下对电容测量灵敏度的要求，特别是，这 些芯片的设计具有多个通道，使得电路设计简单方便，从而有效降低成本和安装难度。
[0007]图31B展示了利用CDC测量电容的电容测量单元的示意图。电容测量单元包括 CDC、电容极板与连接线。连接线将电容极板连接到CDC，从而CDC得以向电容极板施 加激励或接收响应以测量电容。
[0008]CDC包括激励信号线端口(AEC)与互电容输入信号线端口(ACC)。可选地，CDC 还包括自电容信号线端口(SCA)、主动屏蔽信号线端口(SHD)和/或同步时钟端口(CLK)。EXC代表激励源，例如方波信号源。
[0009]在一种工作模式中，被测量的电容(Cm)的两个极板分别与激励信号线端口 (AEC)与互电容输入信号线端口(ACC)相连，构成互电容测量回路。激励源EXC连接 到激励信号线端口(AEC)，CDC通过其激励信号线端口(AEC)向电容(Cm)的极板施 加激励信号，并通过其互电容输入信号线端口(ACC)采集从电容(Cm)的极板获取的 对激励信号的响应，并根据响应测量电容(Cm)的电容值。由于电容(Cm)的两个极板 都同CDC相连，将电容(Cm)称为互电容。
[0010]在又一种工作模式，被测量电容(Cs)的一个极板同自电容信号线端口(SCA)相 连，大地作为被测量电容(Cs)的另一个极板，通过CDC的接地端(AGND)构成自电容 测量回路。将电容(Cs)称为自电容。激励源EXC连接到自电容信号线端口(SCA)， CDC通过自电容信号线端口(SCA)向电容(Cs)施加激励并获得响应以测量其电容 值。
[0011]CDC可应用多种电容测量原理。作为举例，对于互电容(Cm)，CDC通过其激励信 号线端口(AEC)向电容(Cm)充电，通过互电容输入信号线端口(ACC)获取电容 (Cm)充电后的电压值，并接入Σ
‑
Δ调制器，经低通滤波后输出代表待测量电容 (Cm)的电压值的数字量。作为又一个例子，CDC内部的激励信号源(记为EXC)被动 态地连接到自电容信号线端口(SCA)，同时切断自电容信号线端口(SCA)到CDC内的 例如Σ
‑
Δ调制器的连接，以向自电容(Cs)充电，以及在接下来的时刻，断开激励信 号源(EXC)到自电容信号线端口(SCA)的连接，并将自电容信号线端口(SCA)同Σ
‑ꢀ
Δ调制器导通，以将电容(Cs)的电压值转换为代表其电容值的数字量。
[0012]在一些情况下，CDC的自电容信号线端口(SCA)被激励信号线端口(AEC)或互电 容输入信号线端口(ACC)替代，从而CDC不提供独立的自电容信号线端口(SCA)。为 了用激励信号线端口(AEC)或互电容输入信号线端口(ACC)替代自电容信号线端口 (SCA)，CDC内部被设置开关。在激励信号线端口(AEC)与互电容输入信号线端口 (ACC)测量互电容时，将激励信号线端口(AEC)与互电容输入信号线端口(ACC)同 测量自电容的电路断开；而在用激励信号线端口(AEC)或互电容输入信号线端口 (ACC)替代自电容信号线端口(SCA)测量自电容时，将测量自电容的电路(包括激励 源EXC)连接到激励信号线端口(AEC)或互电容输入信号线端口(ACC)，以及将激励 信号线端口(AEC)与互电容输入信号线端口(ACC)同测量互电容的电路断开。
[0013]在又一些情况下，CDC包括主动屏蔽信号线端口(SHD)。例如在CDC内部，提供 给激励信号线端口(AEC)的激励信号通过跟随器提供给主动屏蔽信号线端口(SHD)。 从而主动屏蔽信号线端口(SHD)的输出信号跟随激励信号线端口(AEC)的输出。主动 屏蔽信号线端口(SHD)用于耦合屏蔽电极，屏蔽电极邻近、覆盖或包裹连接激励信号 线端口(AEC)与电容极板的导线，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种地理皮肤，包括至少一个预制件，用于铺设于要监控的区域表面；所述预制件包括至少一个基本单元；所述基本单元包括芯片与传感模块，所述基本单元上的芯片与传感模块相连；所述芯片包括电容数字转换器、计算单元、数字路由器与神经单元；所述神经单元包括多个神经元；所述电容数字转换器用于测量传感模块提供的电容的电容值；所述计算单元根据所述电容数字转换器输出的电容值生成指示了对神经单元的一个或多个神经元的触发脉冲的第一类数据包；所述计算单元耦合所述数字路由器，所述计算单元生成的第一类数据包被提供给所述数字路由器；所述数字路由器将所述第一类数据包转发到所述芯片外部和/或所述神经单元的一个或多个神经元。2.根据权利要求1所述的地理皮肤，其中所述芯片还包括模拟数字转换器(ADC)；所述模拟数字转换器用于测量所述传感模块提供的电压值、电流值或电阻值；所述模拟数字转换器耦合所述计算单元；所述计算单元根据所述模拟数字转换器输出的值生成第一类数据包。3.根据权利要求1或2所述的地理皮肤，其中所述芯片还包括网络端口或点对点端口；所述数字路由器耦合所述网络端口或点对点端口，并将所述第一类数据包通过所述网络端口或点对点端口发送到所述芯片外部；相邻基本单元各自的芯片的数字路由器通过网络端口或点对点端口连接。4.根据权利要求1
‑
3之一所述的地理皮肤，其中所述芯片还包括一个或多个模拟信号端口；所述模拟信号端口用于耦合所述传感模块的电容电极或其他芯片的模拟信号端口；相邻基本单元的芯片通过模拟信号端口连接。5.根据权利要求1
‑
4之一所述的地理皮肤，其中所述的芯片，还包括至少一个电容端口：电容端口用于耦合所述传感模块的电容电极；其中，所述地址皮肤的两个或更多模拟信号端口各自耦合的电容电极彼此形成互电容；两个或更多电容端口各自耦合的电容电极彼此形成互电容；一个或多个电容端口与一个或多个模拟信号端口各自耦合的电容电极彼此形成互电容；和/或一个或多个模拟信号端口或者一个或多个电容端口耦合的电容电极形成自电容。6.根据权利要求1
‑
5之一所述的地理皮肤，其中所述的芯片，还包括模拟信号路由器：模拟信号路由器将所述至少一个模拟信号端口和/或至少一个电容端口同所述电容数字转换器耦合，以使得所述电容数字转换器通过所述至少一个模拟信号端口和/或至少一个电容端口测量电容。7.根据权利要求1
‑
6之一所述的地理皮肤，其中
所述模拟信号路由器包括连接线组与模拟开关矩阵；所述连接线组包括至少第一连接线和/或第二连接线；所述模拟开关矩阵将所述连接线组可配置或可编程地耦合到电容端口，其中在任意时刻，所述模拟开关矩阵将一个电容端口至多仅耦合到所述连接线组的一条连接线，以及所述模拟开关矩阵将所述连接线组的一条连接线耦合到零个、一个或多个电容端口；所述模拟开关矩阵还将所述连接线组可配置或可编程地耦合到所述电容数字转换器。8.根据权利要求7所述的地理皮肤，其中所述模拟开关矩阵将所述第一连接线耦合到第一电容端口，将所述第二连接线耦合到第二电容端口，将所述第一连接线与所述第二连接线耦合到所述电容数字转换器，以使得所述电容数字转换器测量耦合到所述第一电容端口的传感模块的电容电极与耦合到所述第二电容端口的传感模块的电容电极所形成的互电容。9.根据权利要求7或8所述的地理皮肤，其中所述连接线组还包括第三连接线，所述第三连接线是自电容信号线。10.根据权利要求9所述的地理皮肤，其中所述模拟开关矩阵将所述第三连接线耦合到电容端口，以及将所述第三连接线耦合到所述电容数字转换器，以使得所述电容数字转换器测量耦合到所述第三连接线的电容端口的传感模块的电容电极的自电容。11.根据权利要求6
‑
10之一所述的地理皮肤，其中所述模拟信号路由器还包括跨芯片连接线组；所述跨芯片连接线组包括至少第一跨芯片连接线；所述第一跨芯片连接线同所述第一连接线耦合；所述模拟开关矩阵将所述跨芯片连接线组可配置或可编程地耦合到模拟信号端口，其中在任意时刻，所述模拟开关矩阵将一个模拟信号端口至多仅耦合到所述跨芯片连接线组的一条连接线，以及所述模拟开关矩阵将所述跨芯片连接线组的一条连接线耦合到零个、一个或多个模拟信号端口。12.根据权利要求1
‑
11之一所述的地理皮肤，其中所述芯片还包括处理器；所述处理器提供所述计算单元、所述数字路由器和/或所述神经单元。13.根据权利要求1
‑
12之一所述的地理皮肤，其中所述芯片包括多个处理器核，其中，所述计算单元、所述数字路由器和/或所述神经单元各自由一个或多个处理器核提供。14.根据权利要求1
‑
13之一所述的地理皮肤，其中，所述计算单元还包括神经元模型单元与编码器；神经元模型单元用于根据所述电容数字转换器的输出生成神经元触发脉冲；所述编码器用于根据所述神经元模型单元的输出的神经元触发脉冲生成第一类数据包。15.根据权利要求1
‑
14之一所述的地理皮肤，其中，所述芯片还包括控制单元；所述数字路由器将所述第一类数据包转发到所述控制单元、所述芯片外部和/或所述
神经单元的一个或多个神经元；所述控制单元耦合所述数字路由器；所述控制单元根据所述数字路由器转发的第一类数据包产生对所述芯片外部的设备的驱动信号。16.根据权利要求1
‑
15之一所述的地理皮肤，其中所述至少一个基本单元的第一基本单元的第一芯片的网络端口或点对点端口耦合所述至少一个基本单元的第二基本单元的第二芯片的网络端口或点对点端口；所述第一芯片的数字路由器通过其所在芯片的网络端口或点对点端口接收数据包；根据承载了模拟信号路由器的配置信息或编程信息的数据包的数据设置所述第一芯片的模拟信号路由器的一个或多个开关。17.根据权利要求16所述的地理皮肤，其中所述第一芯片的数字路由器通过其网络端口或点对点端口向所述多个芯片的一个或多个发送承载了模拟信号路由器的配置信息或编程信息的数据包。18.根据权利要求17所述的地理皮肤，其中所述第一芯片的数字路由器将所接收的承载了模拟信号路由器的配置信息或编程信息的数据包转发给其所在芯片的模拟信号路由器，以根据所接收的承载了模拟信号路由器的配置信息或编程信息的数据包的数据设置所述第一芯片的模拟信号路由器的一个或多个开关。19.根据权利要求1
‑
18之一所述的地理皮肤，其中所述神经单元的多个神经元构成脉冲神经网络。20.根据权利要求1
‑
19之一所述的地理皮肤，其中所述神经单元包括第一神经单元与第二神经单元；所述第一神经单元包括多个神经元；所述第二神经单元包括多个神经元；所述第一神经单元与所述第二神经单元各自耦合到其所属芯片的数路由器；所述第一神经单元的一个或多个神经元构成第一神经络；所述第二神经单元的一个或多个神经元构成第二神经网络。21.根据权利要求1
‑
20所述的地理皮肤，其中所述至少一个基本单元的一个或多个的芯片的第二神经单元各自的一个或多个神经元共同组成第三神经网络。22.根据权利要求21所述的地理皮肤，其中所述神经单元所属芯片的数字路由器将所述第一神经单元的神经元发出的第一类数据包路由到所述第一神经单元的一个或多个神经元和/或所述第二神经单元的一个或多个神经元；所述神经单元所属芯片的数字路由器将所述第二神经单元的神经元发出的第一类数据包路由到所述第二神经单元的一个或多个神经元和/或与所述芯片外部，而不路由到所述第一神经单元的任何一个神经元。23.根据权利要求1
‑
22之一所述的地理皮肤，其中所述至少一个基本单元的一个或多个的的芯片的模拟信号路由器还包括跨芯片连接
线组；所述跨芯片连...

【专利技术属性】
技术研发人员：孙滕谌，孟凡，张大华，
申请(专利权)人：北京他山科技有限公司，
类型：发明
国别省市：