本申请提出了一种指令处理方法及其装置，涉及计算机技术领域，该方法包括：获取指令寄存器中目标指令20位立即数中的8位立即数，将8位立即数存储至目标指令的空闲逻辑寄存器号域中，将目标指令的空闲逻辑寄存器号域在重命名过程中替换为空闲物理寄存器号域，将8位立即数重新存储至空闲物理寄存器号域，将重新存储后的目标指令传输至运算单元的发射队列中，将重新存储后的目标指令从发射队列发射至功能部件，在发射过程中将8位立即数存储至第一源操作数域。不需要将指令的20位立即数全部加载到立即数域，从而将各个流水级传输的立即数域都降为12位，以减少寄存器的使用，降低处理器的面积，节省成本。节省成本。节省成本。
【技术实现步骤摘要】
指令处理方法及其装置
[0001]本申请涉及计算机
，尤其涉及一种指令处理方法及其装置。
技术介绍
[0002]现有技术中，指令集架构（Instruction Set Architecture, ISA）按指令格式的复杂度来分，可分为CSIC（complex instruction set computer）复杂指令集计算机和RSIC（reduced instruction set computer）精简指令集计算机两种类型的指令系统。与CSIC相比，RISC结构简单，只包括单时钟周期的精简指令，单时钟周期的指令需要更少的晶体管硬件空间，从而为通用寄存器留出更多空间。其中，RSIC
‑
V是一个具有典型RSIC特征的指令集架构，具有模块化的特点和较强的稳定性以及可扩展性。
[0003]目前，随着处理器速度和芯片密度等的不断提高，RSIC系统也日趋复杂，因此如何对RSIC
‑
V指令的实现进行优化设计，节省寄存器使用，降低处理器的面积、节省成本也日趋重要。
技术实现思路
[0004]本申请旨在至少在一定程度上解决相关技术中的技术问题之一。
[0005]为此，本申请的第一个目的在于提出一种指令处理方法。
[0006]本申请的第二个目的在于提出一种指令处理装置。
[0007]本申请的第三个目的在于提出一种电子设备。
[0008]本申请的第四个目的在于提出一种计算机可读存储介质。
[0009]为达上述目的，本申请第一方面提出了一种指令处理方法，包括：获取指令寄存器中目标指令20位立即数中的8位立即数；将所述8位立即数存储至所述目标指令的空闲逻辑寄存器号域中；将所述目标指令的所述空闲逻辑寄存器号域在重命名过程中替换为空闲物理寄存器号域；将所述8位立即数重新存储至所述空闲物理寄存器号域；将重新存储后的所述目标指令传输至运算单元的发射队列中；将重新存储后的所述目标指令从所述发射队列发射至功能部件，在所述发射过程中将所述8位立即数存储至第一源操作数域。
[0010]根据本申请的一个实施方式，所述第一源操作数域包括所述空闲物理寄存器号域和/或空闲数据域。
[0011]根据本申请的一个实施方式，所述将重新存储后的所述目标指令从所述发射队列发射至功能部件，在所述发射过程中将所述8位立即数存储至第一源操作数域包括：将所述8位立即数存储至已读取的所述目标指令的空闲数据域中。
[0012]根据本申请的一个实施方式，所述获取指令寄存器中目标指令20位立即数中的8位立即数之前，还包括：获取所述指令寄存器中存储的指令；判断所述指令是否为所述目标指令；所述指令为所述目标指令，则执行所述获取指令寄存器中目标指令20位立即数中的8位立即数步骤。
[0013]根据本申请的一个实施方式，所述判断所述指令是否为所述目标指令，包括：对所
述指令中的操作码进行译码，以获取所述指令的类型；根据所述指令的类型判断所述指令是否为所述目标指令。
[0014]根据本申请的一个实施方式，所述目标指令为RISC
‑
V指令集指令。
[0015]根据本申请的一个实施方式，所述RISC
‑
V指令集指令为U
‑
type指令和/或J
‑
type指令。
[0016]为达上述目的，本申请第二方面提出了一种指令处理装置，包括：获取模块，用于获取指令寄存器中目标指令20位立即数中的8位立即数；第一存储模块，用于将所述8位立即数存储至所述目标指令的空闲逻辑寄存器号域中；重命名模块，用于将所述目标指令的所述空闲逻辑寄存器号域在重命名过程中替换为空闲物理寄存器号域；第二存储模块，用于将所述8位立即数重新存储至所述至少一个空闲物理寄存器号域；传输模块，用于将重新存储后的所述目标指令传输至运算单元的发射队列中；发射模块，用于将重新存储后的所述目标指令从所述发射队列发射至功能部件，在所述发射过程中将所述8位立即数存储至第一源操作数域。
[0017]根据本申请的一个实施方式，所述第一源操作数域包括所述空闲物理寄存器号域和/或空闲数据域。
[0018]根据本申请的一个实施方式，所述发射模块，还用于：将所述8位立即数存储至已读取的所述目标指令的空闲数据域中。
[0019]根据本申请的一个实施方式，所述获取模块，还用于：获取所述指令寄存器中存储的指令；判断所述指令是否为所述目标指令；所述指令为所述目标指令，则执行所述获取指令寄存器中目标指令20位立即数中的8位立即数步骤。
[0020]根据本申请的一个实施方式，所述获取模块，进一步用于：对所述指令中的操作码进行译码，以获取所述指令的类型；根据所述指令的类型判断所述指令是否为所述目标指令。
[0021]根据本申请的一个实施方式，所述目标指令为RISC
‑
V指令集指令。
[0022]根据本申请的一个实施方式，所述RISC
‑
V指令集指令为U
‑
type指令和/或J
‑
type指令。
[0023]为达上述目的，本申请第三方面提出了一种电子设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时，实现如本申请第一方面所述的指令处理方法。
[0024]为达上述目的，本申请第四方面提出了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本申请第一方面所述的指令处理方法。
[0025]本申请实施例的指令处理方法，获取指令寄存器中目标指令20位立即数中的8位立即数，在目标指令传输至功能部件的过程中，将8位立即数存储至第二源操作数域。本申请实施例不需要将指令的20位立即数全部加载到立即数域，从而将各个流水级传输的立即数域都降为12位，以减少寄存器的使用，降低处理器的面积，节省成本。
附图说明
[0026]图1是根据本申请一示例性实施例示出的一种指令处理方法的流程图；图2是根据本申请一示例性实施例示出的另一种指令处理方法的流程图；
图3是根据本申请一示例性实施例示出的一种指令处理方法中将8位立即数存储至空闲逻辑寄存器号域的示意图；图4是根据本申请一示例性实施例示出的一种指令处理方法中将8位立即数存储至空闲物理寄存器号域的示意图；图5是根据本申请一示例性实施例示出的一种指令处理方法中将8位立即数存储至空闲数据域的示意图；图6是根据本申请一示例性实施例示出的一种指令处理装置的框图；图7是根据本申请一示例性实施例的一种电子设备的结构示意图。
具体实施方式
[0027]下面详细描述本申请的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
[0028]图1是根据本申请一示例性实施例示出的一本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种指令处理方法，其特征在于，包括：获取指令寄存器中目标指令20位立即数中的8位立即数；将所述8位立即数存储至所述目标指令的空闲逻辑寄存器号域中；将所述目标指令的所述空闲逻辑寄存器号域在重命名过程中替换为空闲物理寄存器号域；将所述8位立即数重新存储至所述空闲物理寄存器号域；将重新存储后的所述目标指令传输至运算单元的发射队列中；将重新存储后的所述目标指令从所述发射队列发射至功能部件，在所述发射过程中将所述8位立即数存储至第一源操作数域。2.根据权利要求1所述的指令处理方法，其特征在于，所述第一源操作数域包括所述空闲物理寄存器号域和/或空闲数据域。3.根据权利要求1所述的指令处理方法，其特征在于，所述将重新存储后的所述目标指令从所述发射队列发射至功能部件，在所述发射过程中将所述8位立即数存储至第一源操作数域包括：将所述8位立即数存储至已读取的所述目标指令的空闲数据域中。4.根据权利要求1所述的指令处理方法，其特征在于，所述获取指令寄存器中目标指令20位立即数中的8位立即数之前，还包括：获取所述指令寄存器中存储的指令；判断所述指令是否为所述目标指令；所述指令为所述目标指令，则执行所述获取指令寄存器中目标指令20位立即数中的8位立即数步骤。5.根据权利要求4所述的指令处理方法，其特征在于，所述判断所述指令是否为所述目标指令，包括：对所述指令中的操作码进行译码，以获取所述指令的类型；根据所述指令的类型判断所述指令是否为所述目标指令。6.根据权利要求1所述的指令处理方法，其特征在于，所述目标指令为RISC
‑
V指令集指令。7.根据权利要求6所述的指令处理方法，其特征在于，所述RISC
‑
V指令集指令为U
‑
type指令和/或J
‑
type指令。8.一种指令处理装置，其特征在于，包括：获取模块，用于获取指令寄存器中目标指令20位立即数中的8位立即数；第一存储模块，用于将所述8位立即数存储至所述目标指令的空闲逻...
【专利技术属性】
技术研发人员：郇丹丹，李祖松，
申请(专利权)人：北京微核芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。