像素单元阵列电路制造技术

本发明专利技术提供了一种像素单元阵列电路，应用于CMOS图像传感器，包括至少一个用于产生像素数据的像素单元，至少一条用于接收并传输所述像素数据的像素数据传输总线，与对应所述像素单元的输出端连接，至少一个用于上拉所述像素数据传输总线的电位的上拉钳位单元，与所述像素数据传输总线一一对应连接，提高了像素数据传输总线的电位，从而降低或避免从像素单元流向像素数据传输总线的暗电流，以提高图像的质量。量。量。

【技术实现步骤摘要】
像素单元阵列电路


[0001]本专利技术涉及图像处理
，尤其涉及一种像素单元阵列电路。

技术介绍

[0002]暗电流噪声严重影响着CMOS图像传感器(CMOS image sensor，CIS)的图像质量，其中，暗电流噪声对CMOS图像传感器成像质量的影响主要体现在两个方面：
[0003]一、暗电流噪声的非均匀性是CMOS图像传感器固定模式噪声的一个重要来源，使得CMOS图像传感器的通透性变差；
[0004]二、暗电流噪声会太高整幅图像的数据平均值，尤其是在高温条件下，暗电流噪声会显著增大，使得图像的动态范围将减小，严重影响图像的质量。
[0005]现有技术中，通过工艺条件改进、版图优化来实现，而这些改进和优化需要考虑多种参数的折中，对于不同工艺来说暗电流噪声的降低幅度是有限的。
[0006]因此，有必要提供一种新型的像素单元阵列电路以解决现有技术中存在的上述问题。

技术实现思路

[0007]本专利技术的目的在于提供一种像素单元阵列电路，降低暗电流，以提高图像的质量。
[0008]为实现上述目的，本专利技术的所述像素单元阵列电路，应用于CMOS图像传感器，包括：
[0009]至少一个像素单元，用于产生像素数据；
[0010]至少一条像素数据传输总线，与对应所述像素单元的输出端连接，用于接收并传输所述像素数据；以及
[0011]至少一个上拉钳位单元，与所述像素数据传输总线一一对应连接，用于上拉所述像素数据传输总线的电位。
[0012]所述像素单元阵列电路的有益效果在于：像素数据传输总线与对应所述像素单元的输出端连接，用于接收并传输所述像素数据，上拉钳位单元与所述像素数据传输总线一一对应连接，用于上拉所述像素数据传输总线的电位，提高了像素数据传输总线的电位，从而降低或避免从像素单元流向像素数据传输总线的暗电流，以提高图像的质量。
[0013]优选地，所述像素单元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管以及感光二极管，所述第一NMOS管的漏极连接工作电压，所述第一NMOS管的源极与所述第二NMOS管的漏极和所述第三NMOS管的栅极连接，所述第一NMOS管的栅极用于接收第一控制信号，所述第二NMOS管的源极与所述感光二极管的负极连接，所述第二NMOS管的栅极用于接收第二控制信号，所述感光二极管的正极接地，所述第三NMOS管的漏极连接工作电压，所述第三NMOS管的源极与所述第四NMOS管的漏极连接，所述第四NMOS管的栅极用于接收第三控制信号，所述第四NMOS管的源极与所述像素数据传输总线连接。
[0014]进一步优选地，所述上拉钳位单元为NMOS管，所述NMOS管的漏极连接工作电压，所
述NMOS管的源极与所述所述像素数据传输总线连接，所述NMOS管的栅极用于接收第三控制信号。其有益效果在于：便于上拉像素数据传输总线的电位。
附图说明
[0015]图1为现有技术中标准四管像素单元的电路图；
[0016]图2为现有技术中标准四管像素单元的时序图；
[0017]图3为现有技术中标准四管像素单元的平面示意图；
[0018]图4为现有技术中标准四管像素单元沿第四NMOS管的剖面示意图；
[0019]图5为本专利技术像素单元阵列电路的电路图。
具体实施方式
[0020]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
[0021]图1为现有技术中标准四管像素单元的电路图。参照图1，标准四管像素单元100包括第一NMOS管101、第二NMOS管102、第三NMOS管103、第四NMOS管104、感光二极管105以及数据传输总线106，所述第一NMOS管101的漏极连接工作电压VDD，所述第一NMOS管101的源极与所述第二NMOS管102的漏极和所述第三NMOS管103的栅极连接，所述第一NMOS管101的栅极用于接收第一控制信号RX，所述第二NMOS管102的源极与所述感光二极管105的负极连接，所述第二NMOS管102的栅极用于接收第二控制信号TX，所述感光二极管105的正极接地，所述第三NMOS管103的漏极连接工作电压VDD，所述第三NMOS管103的源极与所述第四NMOS管104的漏极连接，所述第四NMOS管的栅极用于接收第三控制信号SEL，所述第四NMOS管104的源极与所述像素数据传输总线106连接。
[0022]参照图1，所述像素数据传输总线106与模数转换器(Analog
‑
to
‑
Digital Converter，ADC)连接，且所述像素数据传输总线106的一端接地。
[0023]参照图1，所述第二NMOS管102的漏极与第一连接线1021的一端连接，所述第三NMOS管103的栅极与所述第一连接线1021的另一端连接，所述第一NMOS管101的源极与第二连接线1022的一端连接，所述第二连接线1022的另一端与所述第一连接线1021连接于浮空节点1023。
[0024]图2为现有技术中标准四管像素单元的时序图。参照图1和图2，Rst表示所述标准四管像素单元100的复位阶段，Exp表示所述标准四管像素单元100的曝光阶段，Read表示所述标准四管像素单元100的信号读取阶段，SEL表示施加在所述第四NMOS管104栅极上的第三控制信号，RX表示施加在所述第一NMOS管101栅极上的第一控制信号，TX表示施加在所述第二NMOS管102栅极上的第二控制信号。
[0025]参照图1和图2，所述标准四管像素单元100处于复位阶段时，所述第一控制信号RX
和所述第二控制信号TX均为高电平，所述第三控制信号SEL维持低电平，所述第一NMOS管101和所述第二NMOS管102均打开，所述浮空节点1023的电位被上拉到工作电压，以完成复位。
[0026]参照图1和图2，所述第一控制信号RX和所述第二控制信号均变为低电平后，所述标准四管像素单元100进入曝光阶段，所述第三控制信号SEL维持低电平，所述感光二极管105感光并生成与光照强度成正比的光电子。
[0027]参照图1和图2，所述第三控制信号SEL由低电平转变为高电平后，所述第四NMOS管104导通，所述标准四管像素单元100由所述曝光阶段进入所述信号读取阶段，所述第一控制信号RX由低电平转变为高电平，所述第一NMOS管101导通，以复位所述浮空节点10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素单元阵列电路，应用于CMOS图像传感器，其特征在于，包括：至少一个像素单元，用于产生像素数据；至少一条像素数据传输总线，与对应所述像素单元的输出端连接，用于接收并传输所述像素数据；以及至少一个上拉钳位单元，与所述像素数据传输总线一一对应连接，用于上拉所述像素数据传输总线的电位。2.根据权利要求1所述的像素单元阵列电路，其特征在于，所述像素单元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管以及感光二极管，所述第一NMOS管的漏极连接工作电压，所述第一NMOS管的源极与所述第二NMOS管的漏极和所述第三NMOS管的栅极连接，所述第一NMO...

【专利技术属性】
技术研发人员：蔡化，王勇，陈飞，陈正，芮松鹏，
申请(专利权)人：成都微光集电科技有限公司，
类型：发明
国别省市：