一种半导体芯片数字测试卡制造技术

本发明专利技术涉及半导体芯片技术领域，且公开了一种半导体芯片数字测试卡，板卡一共由一块主板，2块DIO子板(每块DIO子板有64个DIO信号)和一块PPMU子板(一块PPMU子板由16个源组成)构成，其中一共有3片intel的CY10FPGA，2片FPGA负责2块DIO子板的控制，产生DI/DO信号。该半导体芯片数字测试卡，通过采用intel的CY10FPGA，通过接口芯片E818AFH,达到128通道高密度、50MHz高速输出；采用OPA277运放，完成多挡位的PPMU；完全自主研发，可以部分完成进口替代；通过128路DIO接口，每路均可以设置输出电平，比较电平，高祖状态；16路PPMU模块，4挡位电流源；50MHz速率；集成IIC和SPI功能，上位机可以直接编程控制；集成数据比较功能，可以在FPGA内部完成测试数据的分析；低成本解决方案。低成本解决方案。低成本解决方案。

【技术实现步骤摘要】
一种半导体芯片数字测试卡


[0001]本专利技术涉及半导体芯片
，具体为一种半导体芯片数字测试卡。

技术介绍

[0002]半导体芯片：在半导体片材上进行浸蚀，布线，制成的能实现某种功能的半导体器件，不只是硅芯片，常见的还包括砷化镓(砷化镓有毒，所以一些劣质电路板不要好奇分解它)，锗等半导体材料。
[0003]在半导体芯片测试领域中，高速数字模块一直被国外垄断，国内虽然有相应的产品，但是性能相比国外差距比较大，因此，目前还是以国外采购为主，目前主要痛点是：通道密度不够，国内主要是64通道(例如华峰测控的STS8300系列)；PPMU电流挡位少；速率低，33MHz(华峰测控的STS8300系列)；成本高；故而提出了一种成本低，并且可以高速输出的半导体芯片数字测试卡来解决以上问题。

技术实现思路

[0004](一)解决的技术问题
[0005]针对现有技术的不足，本专利技术提供了一种半导体芯片数字测试卡，具备具备成本低，并且可以高速输出等优点，解决了通道密度不够，速率低，成本高的问题。
[0006](二)技术方案
[0007]为实现上述成本低，并且可以高速输出目的，本专利技术提供如下技术方案：一种半导体芯片数字测试卡，包括：该板卡一共由一块主板，2块DIO子板(每块DIO子板有64个DIO信号)和一块PPMU子板(一块PPMU子板由16个源组成)构成，其中一共有3片intel的CY10 FPGA，2片FPGA负责2块DIO子板的控制，产生DI/DO信号，对待测芯片进行数字通道测试；一片FPGA负责一块PPMU子板的控制，对待测芯片进行开短路测试，输出一共有128路信号，一共使用256个输出光耦继电器和内部进行隔离控制，其中，128个继电器用于将输出的128个信号切换到二块DIO子板上面；剩余的128个继电器用于将输出的128个信号切换到PPMU子板上面，由于PPMU一共只有16路源，因此，该128路信号，平均每8路信号共用一路PPMU的源信号；
[0008]DIO数字系统一共128个通道，对于每个通道(Chn),功能都是类似的，都如图1.其中，DRE代表数据方向，0表示输出驱动，1表示输入数据比较；PAT(pattern data)代表发送的数据；VIH和VIL代表电平设置；DCLP/DCLM代表钳位电压设置；VOH/VOL是数据输入时候的比较电平设置；每个pin脚的数据的输入输出和PPMU功能通过高速光耦来进行切换，I2C接口和SPI接口功能与IO口在FPGA内部复用；I2C的最高速率可以到2Mbps,SPI的速率可以到50Mbps。
[0009]优选的，所述128路DIO接口，每路均可以设置输出电平，比较电平，高祖状态，128路DIO接口采用E818AFH接口芯片实现，最高工作速率50MHz。
[0010]优选的，所述16路PPMU模块，4挡位电流源，50MHz速率，I2C、SPI接口输出与DIO接
口输出在FPGA内部复用，I2C和SPI的速率可以上位机选择，I2C最高速率2Mbps,SPI最高速率50Mbps。
[0011]优选的，所述集成IIC和SPI功能，上位机可以直接编程控制，PPMU
‑‑‑‑
16路源电路，用于测量开短路等参数,其中，电压范围为
±
5V,精度0.05％，电流范围为
±
20uA/200uA/2mA/20mA,共四个挡位，精度0.2％。
[0012]优选的，所述集成数据比较功能，可以在FPGA内部完成测试数据的分析，datamemory用于存储驱动或比较数据，值0表示低电平，值1表示高电平；dirmemory用于指示数据流方向，值0表示驱动，值1表示比较；enmemory用于指示数据是否有效，值0表示无效，值1表示有效。
[0013](三)有益效果
[0014]与现有技术相比，本专利技术提供了一种半导体芯片数字测试卡，具备以下有益效果：
[0015]1、该半导体芯片数字测试卡，通过采用intel的CY10 FPGA，通过接口芯片E818AFH,达到128通道高密度、50MHz高速输出；采用OPA277运放，完成多挡位的PPMU；完全自主研发，可以部分完成进口替代；低成本解决方案；
[0016]2、该半导体芯片数字测试卡，通过128路DIO接口，每路均可以设置输出电平，比较电平，高祖状态；16路PPMU模块，4挡位电流源；50MHz速率；集成IIC和SPI功能，上位机可以直接编程控制；集成数据比较功能，可以在FPGA内部完成测试数据的分析；低成本解决方案。
附图说明
[0017]图1为本专利技术结构系统图；
[0018]图2为本专利技术的设计框图；
[0019]图3为本专利技术主板的输入接口图；
[0020]图4为本专利技术电源滤波部分图；
[0021]图5为本专利技术电平转换部分图；
[0022]图6为本专利技术第一片FPGA的配置图；
[0023]图7为本专利技术是PPMU子板的接口部分图；
[0024]图8为本专利技术IO通过继电器切换到PPMU接口的设计图；
[0025]图9为本专利技术继电器切换到DIO子板的设计图；
[0026]图10为本专利技术主板的输出接口图；
[0027]图11为本专利技术DIO子板的接口设计图；
[0028]图12为本专利技术主板DAC设计图；
[0029]图13为本专利技术DIO子板的设计图；
[0030]图14为本专利技术PPMU设计图。
具体实施方式
[0031]下面将结合本专利技术的实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施
例，都属于本专利技术保护的范围。
[0032]实施例一：该板卡一共由一块主板，2块DIO子板(每块DIO子板有64个DIO信号)和一块PPMU子板(一块PPMU子板由16个源组成)构成，其中一共有3片intel的CY10 FPGA，2片FPGA负责2块DIO子板的控制，产生DI/DO信号，对待测芯片进行数字通道测试；一片FPGA负责一块PPMU子板的控制，对待测芯片进行开短路测试，输出一共有128路信号，一共使用256个输出光耦继电器和内部进行隔离控制，其中，128个继电器用于将输出的128个信号切换到二块DIO子板上面；剩余的128个继电器用于将输出的128个信号切换到PPMU子板上面，由于PPMU一共只有16路源，因此，该128路信号，平均每8路信号共用一路PPMU的源信号；
[0033]DIO数字系统一共128个通道，对于每个通道(Chn),功能都是类似的，都如图1.其中，DRE代表数据方向，0表示输出驱动，1表示输入数据比较；PAT(pattern data)代表发送的数据；VIH和VIL代表电平设置；DCLP/DCLM代表钳位电压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片数字测试卡，其特征在于，包括：该板卡一共由一块主板，2块DIO子板(每块DIO子板有64个DIO信号)和一块PPMU子板(一块PPMU子板由16个源组成)构成，其中一共有3片intel的CY10 FPGA，2片FPGA负责2块DIO子板的控制，产生DI/DO信号，对待测芯片进行数字通道测试；一片FPGA负责一块PPMU子板的控制，对待测芯片进行开短路测试，输出一共有128路信号，一共使用256个输出光耦继电器和内部进行隔离控制，其中，128个继电器用于将输出的128个信号切换到二块DIO子板上面；剩余的128个继电器用于将输出的128个信号切换到PPMU子板上面，由于PPMU一共只有16路源，因此，该128路信号，平均每8路信号共用一路PPMU的源信号；DIO数字系统一共128个通道，对于每个通道(Ch n),功能都是类似的，都如图1.其中，DRE代表数据方向，0表示输出驱动，1表示输入数据比较；PAT(pattern data)代表发送的数据；VIH和VIL代表电平设置；DCLP/DCLM代表钳位电压设置；VOH/VOL是数据输入时候的比较电平设置；每个pin脚的数据的输入输出和PPMU功能通过高速光耦来进行切换，I2C接口和SPI接口功能与IO口在FPGA内部复用；I2C的最高速率可以到2Mbps,SPI的速率可以到50Mbps。2.根据权利要求1所述的一种半导体芯片数字测试卡，其特征在于，所...

【专利技术属性】
技术研发人员：王丽国，冯龙，柴国占，
申请(专利权)人：深钛智能科技苏州有限公司，
类型：发明
国别省市：