像素充电方法及显示面板技术

本申请公开了一种像素充电方法及显示面板。本申请的像素充电方法及显示面板中，在第一帧画面，向一部分数据线输入正极性信号，间隔第一预设时长后再向其他的数据线输入负极性信号，来改变正负极性信号的相位(正极性靠前，负极性靠后)；在第二帧画面，向一部分数据线输入负极性信号，间隔第二预设时长后再向其他的数据线输入正极性信号，来改变正负极性信号的相位(负极性靠前，正极性靠后)；也即，在第一帧画面中，电源电压会随着极性方向发生偏移，并发生第一次电源干扰；在第二帧画面中，电源电压会随着极性方向发生偏移，并发生第二次电源干扰；通过两次干扰的相互抵消，在保证整体充电率较高的同时，可以避免显示时发生水平方向串扰不良。方向串扰不良。方向串扰不良。

【技术实现步骤摘要】
像素充电方法及显示面板


[0001]本申请涉及显示
，具体涉及一种像素充电方法及显示面板。

技术介绍

[0002]请参阅图1，图1为现有的显示面板的像素充电示意图。如图1所示，现有的显示面板进行正、负极性的充电时间是一样的。正极性信号P和负极性信号N同时传输到数据线，由于栅极信号Gate下降沿时间较长，存在正极性信号P对像素充电V+时间不足，负极性信号N对像素充电V
‑
可能出现错充。基于此，通过正极性信号和负极性信号的输出存在时间差异，可以对充电起到改善作用。
[0003]然而，正极性信号和负极性信号的输出存在时间差异时，电源电压会随着极性方向发生偏移，并发生电源干扰。该电源干扰会对公共电极电压有影响,使得显示时发生水平方向串扰不良。

技术实现思路

[0004]本申请提供一种像素充电方法及显示面板，以解决在保证整体充电率较高的同时，解决正极性信号和负极性信号的输出存在时间差异时，电源电压会随着极性方向发生偏移，并发生电源干扰，该电源干扰会对公共电极电压有影响,使得显示时发生水平方向串扰不良的技术问题。
[0005]第一方面，本申请提供一种像素充电方法，其用于显示面板，所述显示面板包括像素阵列、第一数据线以及第二数据线，所述第一数据线以及所述第二数据线均与所述像素阵列电连接，所述像素充电方法包括：
[0006]在第一帧画面中，向所述第一数据线输入正极性信号，间隔第一预设时长后，向所述第二数据线输入负极性信号；以及
[0007]在第二帧画面中，向所述第一数据线输入负极性信号，间隔第二预设时长后，向所述第二数据线输入正极性信号。
[0008]在本申请提供的像素充电方法中，所述第一预设时长等于所述第二预设时长。
[0009]在本申请提供的像素充电方法中，所述在第一帧画面中，向所述第一数据线输入正极性信号，间隔第一预设时长后，向所述第二数据线输入负极性信号的步骤，包括：
[0010]打开当前行像素的薄膜晶体管开关；
[0011]向所述第一数据线输入正极性信号；
[0012]间隔第一预设时长，向所述第二数据线输入负极性信号；
[0013]关闭所述当前行像素的薄膜晶体管开关。
[0014]在本申请提供的像素充电方法中，所述打开当前行像素的薄膜晶体管开关的步骤之前，还包括：
[0015]获取输入正极性信号的所述第一数据线对应的薄膜晶体管开关关闭时间与输入负极性信号的所述第二数据线对应的薄膜晶体管开关关闭时间的时间差；其中，所述第一
预设时长为所述时间差的时长。
[0016]在本申请提供的像素充电方法中，所述关闭当前行像素的薄膜晶体管开关的步骤，包括：
[0017]暂停或停止向所述当前行像素发送栅极信号；
[0018]输入正极性信号的所述第一数据线对应的薄膜晶体管开关延时第一时长关闭；
[0019]输入负极性信号的所述第二数据线对应的薄膜晶体管开关延时第二时长关闭，所述第二时长大于所述第一时长。
[0020]在本申请提供的像素充电方法中，所述在第二帧画面中，向所述第一数据线输入负极性信号，间隔第二预设时长后，向所述第二数据线输入正极性信号的步骤，包括：
[0021]打开当前行像素的薄膜晶体管开关；
[0022]向所述第一数据线输入负极性信号；
[0023]间隔第二预设时长，向所述第二数据线输入正极性信号；
[0024]关闭所述当前行像素的薄膜晶体管开关。
[0025]在本申请提供的像素充电方法中，所述打开当前行像素的薄膜晶体管开关的步骤之前，还包括：
[0026]获取输入负极性信号的所述第一数据线对应的薄膜晶体管开关关闭时间与输入正极性信号的所述第二数据线对应的薄膜晶体管开关关闭时间的时间差；其中，所述第二预设时长为所述时间差的时长。
[0027]在本申请提供的像素充电方法中，所述关闭当前行像素的薄膜晶体管开关的步骤，包括：
[0028]暂停或停止向所述当前行像素发送栅极信号；
[0029]输入负极性信号的所述第一数据线对应的薄膜晶体管开关延时第一时长关闭；
[0030]输入正极性信号的所述第二数据线对应的薄膜晶体管开关延时第二时长关闭，所述第二时长大于所述第一时长。
[0031]在本申请提供的像素充电方法中，所述第一预设时长与所述第二预设时长均介于0.5微秒至1微秒之间。
[0032]第二方面，本申请还提供一种显示面板，其包括：
[0033]第一充电模块，所述第一充电模块用于在第一帧画面中，向所述第一数据线输入正极性信号，间隔第一预设时长后，向所述第二数据线输入负极性信号；
[0034]第二充电模块，所述第二充电模块用于在第二帧画面中，向所述第一数据线输入负极性信号，间隔第二预设时长后，向所述第二数据线输入正极性信号。
[0035]本申请的像素充电方法及显示面板中，在第一帧画面，向一部分数据线输入正极性信号，间隔第一预设时长后再向其他的数据线输入负极性信号，来改变正负极性信号的相位(正极性靠前，负极性靠后)；在第二帧画面，向一部分数据线输入负极性信号，间隔第二预设时长后再向其他的数据线输入正极性信号，来改变正负极性信号的相位(负极性靠前，正极性靠后)；也即，在第一帧画面中，电源电压会随着极性方向发生偏移，并发生第一次电源干扰；在第二帧画面中，电源电压会随着极性方向发生偏移，并发生第二次电源干扰；通过两次干扰的相互抵消，在保证整体充电率较高的同时，可以避免显示时发生水平方向串扰不良。
附图说明
[0036]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图1为现有的显示面板的像素充电示意图；
[0038]图2为本申请实施例的像素充电方法的流程示意图；
[0039]图3为本申请实施例的像素充电方法的第一种具体流程示意图；
[0040]图4为本申请实施例的显示面板的第一种充电示意图；
[0041]图5为本申请实施例的像素充电方法的第二种具体流程示意图；
[0042]图6为本申请实施例的显示面板的第二种充电示意图；
[0043]图7为本申请实施例的显示面板的结构示意图。
具体实施方式
[0044]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。本申请的权利要求书以及说明书中的术语“第一”、“第二”等是用于区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素充电方法，用于显示面板，所述显示面板包括像素阵列、第一数据线以及第二数据线，所述第一数据线以及所述第二数据线均与所述像素阵列电连接，其特征在于，所述像素充电方法包括：在第一帧画面中，向所述第一数据线输入正极性信号，间隔第一预设时长后，向所述第二数据线输入负极性信号；以及在第二帧画面中，向所述第一数据线输入负极性信号，间隔第二预设时长后，向所述第二数据线输入正极性信号。2.根据权利要求1所述的像素充电方法，其特征在于，所述第一预设时长等于所述第二预设时长。3.根据权利要求1所述的像素充电方法，其特征在于，所述在第一帧画面中，向所述第一数据线输入正极性信号，间隔第一预设时长后，向所述第二数据线输入负极性信号的步骤，包括：打开当前行像素的薄膜晶体管开关；向所述第一数据线输入正极性信号；间隔第一预设时长，向所述第二数据线输入负极性信号；关闭所述当前行像素的薄膜晶体管开关。4.根据权利要求3所述的像素充电方法，其特征在于，所述打开当前行像素的薄膜晶体管开关的步骤之前，还包括：获取输入正极性信号的所述第一数据线对应的薄膜晶体管开关关闭时间与输入负极性信号的所述第二数据线对应的薄膜晶体管开关关闭时间的时间差；其中，所述第一预设时长为所述时间差的时长。5.根据权利要求3所述的像素充电方法，其特征在于，所述关闭当前行像素的薄膜晶体管开关的步骤，包括：暂停或停止向所述当前行像素发送栅极信号；输入正极性信号的所述第一数据线对应的薄膜晶体管开关延时第一时长关闭；输入负极性信号的所述第二数据线对应的薄膜晶体管开关延时第二时长关闭，所述第二时长大于所...

【专利技术属性】
技术研发人员：潘英一，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：