数据交织方法及FPGA技术

本发明专利技术涉及译码技术领域，提供了一种数据交织方法及FPGA，所述方法包括：获取每一译码器在当前时刻所需访问的数据在每一译码器内部的数据偏移；按照预设交织规则，从多个存储器中确定与每一译码器的数据偏移对应的目标存储器及在目标存储器中的目标存储块，其中，任意两个译码器在当前时刻的目标存储器及在对应目标存储器中的目标存储块均不同；按照每一译码器的目标存储器的目标存储块，访问每一译码器与数据偏移对应的交织后的数据。本发明专利技术在不增加存储器的情况下，避免了多个译码器并行译码时数据交织产生地址冲突。行译码时数据交织产生地址冲突。行译码时数据交织产生地址冲突。

【技术实现步骤摘要】
数据交织方法及FPGA


[0001]本专利技术涉及译码
，具体而言，涉及一种数据交织方法及FPGA。

技术介绍

[0002]Turbo码是在卷积码和迭代思想的基础上发展而来的，交织技术在turbo码中具有非常重要的作用，通过交织技术可以将原始数序列打乱，使交织前后数据序列的相关性减弱，从而大大降低数据访问时出现地址冲突的概率，提高turbo码的可靠性。
[0003]对于高比特速率传输的通信系统来说，为了降低turbo码译码延迟，提高吞吐量，通常采用并行译码。在并行译码时，数据交织的随机置换更容易引起存储器地址竞争问题，因此也更容易出现地址冲突，如何避免并行译码时数据交织产生地址冲突是本领域技术人员亟待解决的问题。

技术实现思路

[0004]本专利技术提供了一种数据交织方法及FPGA，其能够在译码设备的多个译码器并行译码时避免数据交织产生地址冲突。
[0005]第一方面，本专利技术提供一种数据交织方法，应用于FPGA的处理单元，所述FPGA运行有多个译码器，所述FPGA还包括内部存储单元，所述内部存储单元包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据交织方法，其特征在于，应用于FPGA的处理单元，所述FPGA运行有多个译码器，所述FPGA还包括内部存储单元，所述内部存储单元包括与译码器数量相同的多个存储器，每一所述存储器包括多个存储块，每一时刻每一所述译码器读取一个存储块，所述方法包括：获取每一所述译码器在当前时刻所需访问的数据在每一所述译码器内部的数据偏移；按照预设交织规则，从所述多个存储器中确定与每一所述译码器的数据偏移对应的目标存储器及在所述目标存储器中的目标存储块，其中，任意两个所述译码器在所述当前时刻的目标存储器及在对应目标存储器中的目标存储块均不同；按照每一所述译码器的所述目标存储器的目标存储块，访问每一所述译码器与所述数据偏移对应的交织后的数据。2.如权利要求1所述的数据交织方法，其特征在于，所述多个译码器和所述多个存储器均分别按序编号，交织前数据按序编号、并预先存储于多个存储器中的多个存储块中，所述按照预设交织规则，从所述多个存储器中确定与每一所述译码器的数据偏移对应的目标存储器及在所述目标存储器中的目标存储块的步骤包括：根据每一所述译码器的数据偏移和每一所述译码器的序号，确定与每一所述译码器的数据偏移对应的译码数据序号；根据每一所述译码器的数据偏移对应的译码数据序号、存储器个数及所述交织前数据的码长，确定每一所述译码器的数据偏移对应的所述交织前数据的序号；根据每一所述译码器的数据偏移对应的所述交织前数据的序号及所述存储器个数，确定与每一所述译码器的数据偏移对应的目标存储器及在所述目标存储器中的目标存储块。3.如权利要求2所述的数据交织方法，其特征在于，所述存储器的个数为4个，所述根据每一所述译码器的数据偏移对应的译码数据序号、存储器个数及所述交织前数据的码长，确定每一所述译码器的数据偏移对应的所述交织前数据的序号的步骤包括：对于任一目标译码器，根据所述目标译码器的数据偏移对应的译码数据序号及待译码数据的码长，按照公式确定所述目标译码器的数据偏移对应的交织前数据的序号，其中，i为所述目标译码器的数据偏移对应的交织前数据的序号，j为所述目标译码器的数据偏移对应的译码数据序号，、、、为预设参数，为所述待译码数据的码长。4.如权利要求3所述的数据交织方法，其特征在于，所述根据每一所述译码器的数据偏移对应的所述交织前数据的序号及所述存储器个数，确定与每一所述译码器的数据偏移对应的目标存储器及在所述目标存储器中的目标存储块的步骤包括：对于所述目标译码器，根据公式，得到所述目标译码器的数据偏移对应的目标存储器的序号，其中，f为所述目标译码器的数据偏移对应的目标存储器的序号；
根据公式，得到所述目标存储器中的目标存储块的偏移，其中，表示向下取整，r为所述目标存储器中...

【专利技术属性】
技术研发人员：黄海莲，邹刚，张哲，赵深林，刘波，
申请(专利权)人：成都星联芯通科技有限公司，
类型：发明
国别省市：