通过错误注入和测量进行互连的系统内验证技术方案

系统和设备可以包括错误注入寄存器，其包括错误注入参数信息。系统和设备还可以包括错误注入逻辑电路，用于：从错误注入寄存器中读取错误注入参数信息，以及将错误注入到流量控制单元(微片)中；以及协议栈电路，用于在多通道链路上传输包括错误的微片。注入的错误可由接收机检测，并用于测试和表征链路的各个方面，例如误码率，纠错码，循环冗余校验，重播能力，错误记录和链路的其它特性。错误记录和链路的其它特性。错误记录和链路的其它特性。

【技术实现步骤摘要】
通过错误注入和测量进行互连的系统内验证
[0001]相关申请的交叉引用
[0002]根据35 U.S.C.
§
119(e)，本申请要求于2020年7月27日提交的美国临时专利申请序列号63/057,168的题为“IN
‑
SYSTEM VALIDATION VIA ERROR INJECTION AND MEASUREMENT OF INTERCONNECTS”的权益，该申请的全部内容通过引用并入本文。

技术介绍

[0003]对于每一代PCIe，串行互连中的数据速率提高，跨链路的每个通道的误码率(BER)预计为10
‑
12
。随着链路通道数的增加，BER会受到串扰、符号间干扰(ISI)以及由套接字、通孔、板、连接器和附加卡(AIC)等引起的通道损耗的影响。随着针对下一代数据速率(例如，64GT/s的PCIe Gen 6以及下一代CXL和UPI数据速率)的PAM
‑
4编码的部署，目标BER高达10
‑6。
附图说明
[0004]图1示出了包括多核处理器的计本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：错误注入寄存器，包括错误注入参数信息；以及错误注入逻辑电路，用于：从所述错误注入寄存器中读取错误注入参数信息，以及将错误注入到流量控制单元(微片)中；以及协议栈电路，用于在多通道链路上传输包括所述错误的所述微片。2.根据权利要求1所述的装置，其中，所述错误注入参数信息包括用于激活或停用所述错误注入逻辑电路的信息。3.根据权利要求1或2中任一项所述的装置，其中：所述错误注入参数信息包括要被注入到所述微片中的错误数量的指示；以及所述错误注入逻辑电路基于要在所述错误注入参数信息中注入的错误数量的指示来将所述数量的错误注入到所述微片中。4.根据权利要求1
‑
3中任一项所述的装置，其中：所述错误注入参数信息包括依据微片的数量在要包括注入的错误的微片之间的间隔的指示；以及所述错误注入逻辑电路基于所述间隔将错误注入微片中。5.根据权利要求1
‑
4中任一项所述的装置，其中：所述错误注入参数信息包括所述错误要被注入到的微片类型的指示；以及所述错误注入逻辑电路基于所述微片类型将错误注入微片中。6.根据权利要求5所述的装置，其中，在所述错误注入参数信息中的微片类型的所述指示包括错误要被注入到任何非空闲微片、有效载荷微片、无操作(NOP)微片或任何类型的微片中的指示。7.根据权利要求1
‑
5中任一项所述的装置，其中：所述错误注入参数信息包括要被注入到所述微片中的错误的类型的指示；以及所述错误注入逻辑电路基于在所述错误注入参数信息中要被注入的错误的所述类型的所述指示将错误的所述类型注入到所述微片中。8.根据权利要求7所述的装置，其中，错误的所述类型的所述指示能够指示所述错误能够是可纠正错误或不可纠正错误。9.根据权利要求1
‑
8中任一项所述的装置，其中，错误的所述类型的所述指示能够指示所述错误将是在一个前向纠错组中的可纠正错误或是在三个前向纠错组中的可纠正错误。10.根据权利要求1
‑
9中任一项所述的装置，其中，错误的所述类型的所述指示能够指示所述错误将在可纠正错误或不可纠正错误之间随机选择。11.根据权利要求1
‑
10中任一项所述的装置，其中：所述错误注入参数信息包括要被注入到所述微片中的错误的幅度的指示；以及所述错误注入逻辑电路基于要在所述错误注入参数信息中注入的错误的所述幅度的所述指示，将具有所述幅度的所述错误注入到所述微片中。12.根据权利要求1
‑
11中任一项所述的装置，还包括用于接收微片的端口；其中：所述错误注入参数信息包括将否定确认(NAK)注入到接收到的微片中的指示；以及
所述错误注入逻辑电路将NAK注入到接收到的微片中。13.根据权利要求1
‑
12中任一项所述的装置，还包括用于接收微片的端口；其中：所述错误注入参数信息包括对接收到的微片的重播的指示；以及所述协议栈电路使所述微片被重新传输。14.根据权利要求...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：