射频终端通用接口处理装置制造方法及图纸

本发明专利技术公开的一种射频终端通用接口处理装置，通用化程度高、功能区域划分合理、可扩展性强。本发明专利技术通过下述技术方案实现：刚挠板通过带卡扣的磁吸连接器结合高速信号处理主板和接口处理副板，完成主板与副板的接口连接；接口处理副板完成模块接口处理和状态检测，以及高速接口转换电路、低速接口转换电路和检测电路的检测，高速数据处理电路采用外挂DDR和FPGA及外挂存储器SDRAM的DSP，通过外部存储器接口EMIF接口相连交互式架构，FPGA接收解析处理遥测数据，实时处理的数据通过外部存储器接口EMIF送入DSP，再通过EMIF返回给FPGA，FPGA完成对各接口控制管理，同时监控和上报射频终端工作状态。工作状态。工作状态。

【技术实现步骤摘要】
射频终端通用接口处理装置


[0001]本专利技术涉及航天测控以及通信等领域，更具体地涉及一种通用接口处理装置。

技术介绍

[0002]当前航天测控射频设备普遍采用基于专用硬件电路的设计思路，每台射频设备实现一个特定的功能。随着无线测控技术的快速发展，射频电子设备的实现途径不断得到丰富和完善，在提升测控可靠性的同时也带来了射频设备数量增多、设备间电磁环境复杂、系统体积庞大、测试操作维护工作量大、人员需求多等困难。
[0003]电子产品的接口是相同设备和不同设备“沟通”的桥梁，这些接口使用统一的协议标准，这样才能真正实现在用户端无差别的设备间交互。随着接口要求越来越复杂化，各产品要求的射频终端接口种类繁多，目前常见的接口有如低电压差分信号接口LVDS、串行接口RS485/422、LVTTL/TTL等接口。液晶显示器驱动板输出的数字信号中，除了包括RGB数字信号外，还包括行同步，场同步，像素时钟等信号，其中像素时钟信号的最高频率可超过28MHZ,采用TTL接口，数据传输速率不高，传输距离较短，而且电磁抗干扰能力较差，会对RGB数据造成一定的影响，另外，TTL多路数据信号采用排线的方式来传输，整个排线数量达几十路，不但连接不方便，而且不适合超薄化的趋势。在通讯系统中，射频前端通常包括：放大器，滤波器，变频器以及一些射频连接和匹配电路。传统接口处理装置通常采用普通连接器进行直接连接，不仅导致模块定制化程度高，重复设计现象严重，而且功能区域划分不合理，扩展性不强，既增加了系统复杂度，降低了系统可靠性，同时导致这类接口装置难以适应弹载等对空间要求比较高的安装环境。航空航天测控系统是指对火箭、导弹、卫星等飞行器的各个阶段进行跟踪、测量和控制的专用技术设施。随着应用卫星的发展，特别是导航卫星、高分辨率遥感卫星、载人飞船的会合和对接、航天飞机以及行星际和更远距离的航行，对航天测控系统提出了更高的要求。射频终端通用接口处理装置是航天测控综合射频终端系统的核心部件，其功能通常包括：1)遥测数据接收与解析处理；2)射频终端工作状态监控和上报；3)其他各功能模块控制管理。由于弹载应用环境，所以要求所属部件尽可能做到小型化、轻量化、结构紧凑、高集成化等，同时要保障射频终端可靠工作。近年来，基于嵌入式微内核数据处理技术的快速发展、软件无线电设计思路以及开放式系统架构、通用化硬件平台设计理念的出现，为研制高效费比、低成本、扩展性好的飞行器载综合射频终端提供了坚实的技术基础。

技术实现思路

[0004]本专利技术针对上述现有技术存在的问题和不足之处，提供一种通用化程度高、功能区域划分合理、可扩展性强的通用接口处理装置，以克服传统接口处理装置定制化程度高、功能区域划分不合理、扩展性复用性不高等问题。
[0005]本专利技术的上述目的可以通过以下措施来达到，一种射频终端通用接口处理装置，包括：高速信号处理主板，接口处理副板和连接高速信号处理主板与接口处理副板的刚挠
连接板，提供工作电源，完成主板供电的电源电路；其特征在于：刚挠板通过带卡扣的磁吸连接器结合高速信号处理主板和接口处理副板，完成主板与副板的接口连接；高速信号处理主板上设有连接电源电路和时钟电路的高速数据处理电路及其接口处理副板，时钟电路给出主板工作时钟，高速数据处理电路完成实时数据处理功能，接口处理副板完成模块接口处理和状态检测，以及高速接口转换电路、低速接口转换电路和检测电路的检测，其中，高速接口转换电路和低速接口转换电路完成模块的各类接口转换，检测电路完成模块工作电压和环境温度监测，并通过接口转换电路上报给控制终端；高速数据处理电路采用外挂双倍速率同步动态随机存储器DDR和现场可编程逻辑门阵列FPGA及外挂同步动态随机存储器SDRAM的数字信号处理器DSP，通过外部存储器接口EMIF接口相连的交互式架构，FPGA接收解析处理遥测数据，实时处理的数据通过外部存储器接口EMIF送入DSP，数据处理完成后再通过EMIF返回给FPGA，FPGA完成对各接口控制管理，同时监控和上报射频终端工作状态。
[0006]本专利技术相比于现有技术具有如下的有益效果：结构简单、连接可靠、便于更换。本专利技术采用连接在高速信号处理主板与接口处理副板之间的刚挠连接板，这种通过磁吸连接器直接链接主副板的刚挠连接板，使用简单便捷，更换方便，减少了线缆直接连接，而且降低了接线错误风险；选用带卡扣的磁吸连接器，在确保连接可靠的情况下，有力提升了装置的可维修性和可靠性。通过磁吸连接器和刚挠板的有机结合，在满足连接可靠性要求的前提下，更换也十分方便，同时可以适应不同连接长度的场景需求，提供装置的可维护性和可扩展性。LVDS克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点通用性、复用性好。本专利技术将高速数据处理功能放置于主板之上，接口处理部分放置于副板之上，通过将主副板功能合理划分，可以满足大多数应用场景对主板的设计要求，只用更改刚挠连接板或者接口处理副板既可以满足新的应用场景需求，提高装置的通用性和可复用型。主板可以满足大多数场景的高速数据实时处理功能需求，且通过磁吸连接器提供足够IO口。当主副板之间的连接长度不满足设计要求时，只需要更改刚挠连接器板就可以满足设计要求；当副板接口种类和数量不满足要求时，可以只更改副板设计；而在比较极限情况下才需要一起更改接口处理副板和刚挠连接器板改刚挠连接板甚至是更改信号处理主板。因此装置可以大大节省开发周期，通用性和复用性好。
[0007]本专利技术采用连接了电源电路和时钟复位电路的高速数据处理电路的高速信号处理主板，同时实现了温度检测和电压检测电路，可方便监控装置工作状态，提高故障检测率，增加可测试性。
附图说明
[0008]下面结合附图和实施例对专利技术进一步说明。
[0009]图1是本专利技术射频终端通用接口装置的原理示意图；图2是图1高速数据处理电路的电路原理示意图；图3是图2时钟电路原理示意图；图4是图1电源电路原理示意图；图5是图1FPGA通过刚挠连接板提供电源及接口信号的电路原理示意图；图6是图1检测电路的电路原理示意图；
下面结合附图进一步详细描述本专利技术的技术方案。
具体实施方式
[0010]参阅图1和图2。在以下描述的示意性优选实施例中，一种射频终端通用接口处理装置，包括：高速信号处理主板，接口处理副板和连接高速信号处理主板与接口处理副板的刚挠连接板，提供工作电源，完成主板供电的电源电路；其特征在于：刚挠板通过带卡扣的磁吸连接器结合高速信号处理主板和接口处理副板，完成主板与副板的接口连接；高速信号处理主板上设有连接电源电路和时钟电路的高速数据处理电路及其接口处理副板，时钟电路给出主板工作时钟，高速数据处理电路完成实时数据处理功能，接口处理副板完成模块接口处理和状态检测，以及高速接口转换电路、低速接口转换电路和检测电路的检测，其中，高速接口转换电路和低速接口转换电路完成模块的各类接口转换，检测电路完成模块工作电压和环境温度监测，并通过接口转换电路上报给控制终端；高速数据处理电路采用外挂双倍速率同步动态随机存储器DDR和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频终端通用接口处理装置，包括：高速信号处理主板，接口处理副板和连接高速信号处理主板与接口处理副板的刚挠连接板，提供工作电源，完成主板供电的电源电路；其特征在于：刚挠板通过带卡扣的磁吸连接器结合高速信号处理主板和接口处理副板，完成主板与副板的接口连接；高速信号处理主板上设有连接电源电路和时钟电路的高速数据处理电路及其接口处理副板，时钟电路给出主板工作时钟，高速数据处理电路完成实时数据处理功能，接口处理副板完成模块接口处理和状态检测，以及高速接口转换电路、低速接口转换电路和检测电路的检测，其中，高速接口转换电路和低速接口转换电路完成模块的各类接口转换，检测电路完成模块工作电压和环境温度监测，并通过接口转换电路上报给控制终端；高速数据处理电路采用外挂双倍速率同步动态随机存储器DDR和现场可编程逻辑门阵列FPGA及外挂同步动态随机存储器SDRAM的数字信号处理器DSP，通过外部存储器接口EMIF接口相连的交互式架构，FPGA接收解析处理遥测数据，实时处理的数据通过外部存储器接口EMIF送入DSP，数据处理完成后再通过EMIF返回给FPGA，FPGA完成对各接口控制管理，同时监控和上报射频终端工作状态。2.如权利要求1所述的射频终端通用接口处理装置，其特征在于：磁吸连接器由公母头两部分对插实现，其中公头焊接在主板印制电路板PCB上，母头焊接在刚挠板上，公母头之间通过插针插孔对接，连接器外围有磁吸功能，加强连接可靠性，且最终通过卡扣进行加固，副板也采用同样方法和刚挠板相连。3.如权利要求2所述的射频终端通用接口处理装置，其特征在于：刚挠连接板板完成副板工作电源和所需的输入输出信号，接口处理副板完成高速接口转换和低速接口转换功能。4.如权利要求1所述的射频终端通用接口处理装置，其特征在于：时钟电路由晶振25MH
Z
输出给FPGA，再由FPGA生成DSP时钟。5.如权利要求1所述的射频终端通用接...

【专利技术属性】
技术研发人员：赵小刚，张晓波，吴江，李超然，胡洪，
申请(专利权)人：西南电子技术研究所中国电子科技集团公司第十研究所，
类型：发明
国别省市：