一种射频采样电路制造技术

本实用新型专利技术提供一种射频采样电路，包括，FPGA控制器、AD采集单元和AD时钟单元；所述AD采集单元包括8路射频信号输入端口，与所述射频信号输入端口一一对应连接的巴伦匹配电路；以及与所述巴伦匹配电路连接的AD转换模块；所述AD时钟单元用于为各个所述AD转换模块提供参考时钟信号和串行时钟输入信号；所述AD转换模块用于将各个所述巴伦匹配电路输出的模拟信号转换为数字信号；所述FPGA控制器用于对所述数字信号进行采样处理；通过该电路，既简化了电路结构，也提高了射频采样设备的采样效率。率。率。

【技术实现步骤摘要】
一种射频采样电路


[0001]本技术涉及射频通信
，具体而言，涉及一种射频采样电路。

技术介绍

[0002]目前，射频通信技术已经得到了广泛的应用，为了对射频信号进行采样，行业内也设计出了各种类型的射频采样设备，但是现有的射频采样设备的采样速度和采样效率都较低，因此需要提供一种方案以提高射频采样设备的采样速度和采样效率。

技术实现思路

[0003]本技术的目的在于提供一种射频采样电路，用以实现提高射频采样设备的采样速度和采样效率的技术效果。
[0004]本技术实施例提供了一种射频采样电路，包括FPGA控制器、AD采集单元和AD时钟单元；所述AD采集单元包括8路射频信号输入端口，与所述射频信号输入端口一一对应连接的巴伦匹配电路；以及与所述巴伦匹配电路连接的AD转换模块；所述AD时钟单元用于为各个所述AD转换模块提供参考时钟信号和串行时钟输入信号；所述AD转换模块用于将各个所述巴伦匹配电路输出的模拟信号转换为数字信号；所述FPGA控制器用于对所述数字信号进行采样处理。
[0005]进一步地，所述AD时钟单元包括外同步信号输入接口、外部时钟输入接口、外部时钟输出接口、温补晶振、压控晶振、功分器、放大器、切换开关和时钟芯片；所述外同步信号输入接口和所述温补晶振均与所述切换开关连接；所述切换开关与所述时钟芯片连接；所述外部时钟输入接口与所述放大器的输入端连接；所述功分器的输入端与所述放大器的输出端连接；所述功分器的第一输出端和所述压控晶振均与所述时钟芯片连接；所述功分器的第二输出端与所述外部时钟输出接口连接。
[0006]进一步地，所述压控晶振和所述温补晶振的频率均为122.88MHz。
[0007]进一步地，所述AD转换模块包括四个AD转换器；每个所述AD转换器与2路巴伦匹配电路连接。
[0008]进一步地，所述FPGA控制器以48Gbps的速度对各个AD转换器的数据进行4倍抽取。
[0009]进一步地，各个所述射频信号输入端口输入的信号频率为5GHz。
[0010]进一步地，所述外部时钟输入接口输入的信号频率不高于3GHz。
[0011]进一步地，所述串行时钟输入信号的频率为3GHz。
[0012]进一步地，所述射频采样电路还包括电源模块；所述电源模块包括电源输入端口；与所述电源输入端口连接的DC/DC转换器；以及与所述DC/DC转换器连接的低压差线性稳压器；所述DC/DC转换器与所述FPGA控制器和所述AD时钟单元连接；所述低压差线性稳压器与所述AD采集单元连接。
[0013]本技术能够实现的有益效果是：本技术提供的射频采样电路提供了8路的AD采集电路，结合设置的AD时钟单元，既简化了电路结构，也提高了射频采样设备的采样
效率。
附图说明
[0014]为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0015]图1为本技术实施例提供的一种射频采样电路的拓扑结构示意图。
[0016]图标：10
‑
射频采样电路；100
‑
FPGA控制器；200
‑
AD采集单元；210
‑
射频信号输入端口；220
‑
巴伦匹配电路；230
‑
AD转换模块；300
‑
AD时钟单元；310
‑
外同步信号输入接口；320
‑
外部时钟输入接口；330
‑
外部时钟输出接口；340
‑
温补晶振；350
‑
放大器；360
‑
功分器；370
‑
压控晶振；380
‑
切换开关；390
‑
时钟芯片；400
‑
电源模块；410
‑
电源输入端口；420
‑
DC/DC转换器；430
‑
低压差线性稳压器。
具体实施方式
[0017]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。
[0018]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0019]请参看图1，图1为本技术实施例提供的一种射频采样电路的拓扑结构示意图。
[0020]在一种实施方式中，本技术实施例提供的射频采样电路10包括：FPGA控制器100、AD采集单元200和AD时钟单元300；AD采集单元200包括8路射频信号输入端口210，与射频信号输入端口210一一对应连接的巴伦匹配电路220；以及与巴伦匹配电路220连接的AD转换模块230；AD时钟单元300用于为各个AD转换模块230提供参考时钟信号和串行时钟输入信号；AD转换模块230用于将各个巴伦匹配电路220输出的模拟信号转换为数字信号；FPGA控制器100用于对数字信号进行采样处理。
[0021]在一种实施方式中，AD时钟单元300包括外同步信号输入接口310、外部时钟输入接口320、外部时钟输出接口330、温补晶振340、压控晶振370、功分器360、放大器350、切换开关380和时钟芯片390；外同步信号输入接口310和温补晶振340均与切换开关380连接；切换开关380与时钟芯片390连接；外部时钟输入接口320与放大器350的输入端连接；功分器360的输入端与放大器350的输出端连接；功分器360的第一输出端和压控晶振370均与时钟芯片390连接；功分器360的第二输出端与外部时钟输出接口330连接。其中，功分器360可以选用一分二功分器360或者其他类型的功分器360。
[0022]在上述实现过程中，AD时钟单元300的时钟芯片390根据外部时钟信号和温补晶振340、压控晶振370等输入的时钟信号为AD转换模块230提供参考时钟信号和串行时钟输入信号，以对AD采集单元200采集到的信号进行AD转换，最后再由FPGA控制器100进行处理，结
构更加简单。
[0023]进一步地，AD转换模块230包括四个AD转换器；每个AD转换器与2路巴伦匹配电路220连接。每个AD转换器处理两个巴伦匹配电路220获取到的信号，也提高了转换的效率。
[0024]在一种实施方式中，压控晶振370和温补晶振340的频率均为122.88MHz。
[0025]在一种实施方式中，FPGA控制器100以48Gbps的速度对各个AD转换器的数据进行4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频采样电路，其特征在于，包括FPGA控制器、AD采集单元和AD时钟单元；所述AD采集单元包括8路射频信号输入端口，与所述射频信号输入端口一一对应连接的巴伦匹配电路；以及与所述巴伦匹配电路连接的AD转换模块；所述AD时钟单元用于为各个所述AD转换模块提供参考时钟信号和串行时钟输入信号；所述AD转换模块用于将各个所述巴伦匹配电路输出的模拟信号转换为数字信号；所述FPGA控制器用于对所述数字信号进行采样处理。2.根据权利要求1所述的射频采样电路，其特征在于，所述AD时钟单元包括外同步信号输入接口、外部时钟输入接口、外部时钟输出接口、温补晶振、压控晶振、功分器、放大器、切换开关和时钟芯片；所述外同步信号输入接口和所述温补晶振均与所述切换开关连接；所述切换开关与所述时钟芯片连接；所述外部时钟输入接口与所述放大器的输入端连接；所述功分器的输入端与所述放大器的输出端连接；所述功分器的第一输出端和所述压控晶振均与所述时钟芯片连接；所述功分器的第二输出端与所述外部时钟输出接口连接。3.根据权利要求2所述的射频采样电路，其特...

【专利技术属性】
技术研发人员：陆庆松，胡罗林，张华彬，易家福，杨辛，肖剑，冉明，王金华，
申请(专利权)人：成都菲斯洛克电子技术有限公司，
类型：新型
国别省市：