集成热电冷却器件及其制作方法技术

本发明专利技术给出了半导体集成热电器件，利用半导体薄膜和ＶＬＳＩ（超大规模集成）制作工艺形成，具有高密度热电（ＴＥ）元件阵列。热电器件可以，例如，单独形成并与半导体芯片键合，也可以集成形成在半导体芯片的无源表面中。

【技术实现步骤摘要】

本专利技术一般设计用于冷却像半导体集成电路(IC)芯片这样的电子器件的器件和方法。更特定地，本专利技术设计用于利用半导体薄膜和VLSI(超大规模集成)制作工艺构建具有高密度热电(TE)元件阵列的半导体集成热电冷却模块的器件和方法。
技术介绍
一般而言，热电冷却器件为用于许多需要热管理的应用中的固态热泵。例如，热电冷却模块用于像半导体IC(集成电路)芯片这样的有源冷却电子元件。举例来说，图1示例性示出用于冷却电子器件的传统装置(100)。通常，装置(100)包含热电(TE)模块(101)，热耦合在电子器件(102)(例如IC芯片)和热沉(103)之间。通过向TE模块(101)施加合适极性的DC电压(104)，TE模块(101)可以将热从电子器件(102)(热源)传导至热沉(heat sink)(103)。特定地，TE模块(101)包含许多体热电(TE)元件(105)，它们电学上串连而热学上并联。TE元件(105)包含交替的通过各个互连(106)电学连接在一起的n型TE元件(105a)和p型TE元件(105b)。TE元件(105)和电互连(106)安装在两个导热陶瓷衬底(107)上，衬底在机械上支持TE模块(101)而电学上隔离TE元件(105)。典型地，TE元件(105)由体n/p掺杂半导体碲化铋(Bi2Te3)元件形成。N型TE元件(105a)掺杂过量电子而p型TE元件(105b)掺杂过量空穴。TE模块(101)可以具有等量的n型和p型元件，每个n型/p型TE元件对(105a、105b)形成一个TE对元件。像图1中所绘的传统TE模块可具有一至数百个TE对。TE模块(101)的冷却能力正比于通过DC源(104)施加的DC电流的大小和极性以及模块(101)每个边上的热条件。通过向TE模块(101)施加具有如图1所绘的极性的DC电压，TE模块(101)可以将热从器件(102)传到热沉(103)。电子和空穴是使热传过TE模块(101)的载流子。通过施加如图所示流经TE元件(105)的直流电，电子和空穴都从TE模块(101)的一边穿过TE元件(105)移动到TE模块(101)的另一边，电流在TE模块(101)的两个结之间来回流动交替穿过每个n型TE元件(105a)和p型TE元件(105b)。特定地，热能的传导是由于Peltier效应，在某一结(例如模块(101)和器件(102)之间的结)处热量被吸收以补偿充电载流子的损耗并产生额外的电子和空穴对，而在另一个结(例如TE模块(101)和热沉(103)之间的结)处随着电子和空穴复合热量被释放。更特定地，如图1所绘，空穴(+)和电子(-)都从TE模块(101)和器件(102)之间的结处穿过TE元件(105)运动到TE模块(101)和热沉(103)之间的结处，这是流经结的DC电流导致的结果。空穴经过p型元件(105b)而电子穿过n型元件(105a)流向热沉(103)。为了补偿电荷载流子的损耗，额外的电子被从价带激发到导带产生新的电子和空穴对。由于需要能量来进行这一过程，从而在模块(101)和器件(102)之间热量被吸收。反过来，由于在另一结处电子和空穴复合，过剩的能量以热量的形式被释放出来。热流的方向取决于施加给TE模块(101)的DC电压的极性，从而热量可以在两个方向上都通过TE模块。因此，TE模块(101)可以用于加热和冷却，这使得它适用于需要精确温度控制的应用。此外，TE模块还可以用于产生能量，这是Seebeck效应的结果，其中由于TE模块中的温度差而产生电流。
技术实现思路
在半导体IC(集成电路)芯片封装和模块(例如SCM(单片模块)或MCM(多片模块))中，需要用到能够有效地将高性能IC芯片——例如微处理器——所产生的热量消除的机制，以保证IC芯片的持续可靠的工作。随着芯片几何尺寸的缩小以及电路器件和芯片更致密的封装，且工作速率的提高，导致更大的功率密度，有效散热越来越成为一个问题。实际上，系统性能的提高主要受到应用有效的散热机制来冷却IC芯片模块的能力的限制。尽管像参考图1所描述的那样的传统热电器件可用于冷却IC芯片，但是这样的器件包含非常低密度的TE元件阵列，并且，因此，无法提供冷却高性能芯片或具有高功率密度的封装结构的冷却能力。实际上，仅仅具有几百个TE对的传统TE模块能提供大约10W/cm2量级的散热能力。一般说来，本专利技术的示例性实施方案包括包含高密度热电元件阵列的半导体集成热电冷却器件，利用半导体薄膜和VLSI(超大规模集成)工艺制作。构建根据本专利技术的热电器件的示例性方法利用先进薄膜材料和技术提供了传统模块相比集成TE器件的泵热能力的显著提高，使得能够显著减小TE元件的尺寸。例如，根据本专利技术实施方案的超高密度TE器件可以包括2000万个单元每平方厘米以及50个I/O，得到1200W/cm2的散热能力。更特定地，在本专利技术某一实施方案中，用于制作热电器件的方法包括以下步骤在衬底上形成台阶结构图形，台阶结构由绝缘材料形成；在衬底表面和台阶结构上形成TE(热电)材料共形层；由台阶结构侧壁上的TE材料形成TE元件；以及在TE元件之间形成互连。在本专利技术某一示例性实施方案中，台阶结构图形利用自对准(无掩模)镶嵌(damascene)工艺形成。例如，形成台阶结构图形的工艺包括在衬底上形成一层第一绝缘材料；在第一绝缘材料层中形成凹坑图形；用第二绝缘材料填充凹坑；除去第一绝缘材料以在衬底上形成台阶结构图形，其中台阶结构由第二绝缘材料形成。在本专利技术另一示例性实施方案中，集成热电冷却器件包含包括n型/p型元件对(或“TEC(热电对)元件”)的TE(热电)元件阵列，其中TE元件利用无掩模掺杂技术形成。更特定地，在本专利技术某一实施方案中，台阶结构被处理成在台阶结构的边上形成锥形侧壁，TE材料层与锥形侧壁共形地沉积在衬底和台阶结构上。进行第一倾角注入工艺来用n型材料掺杂每个台阶结构的第一侧壁上的TE材料，并进行第二倾角注入工艺来用p型材料掺杂每个台阶结构的第二侧壁上的TE材料。结果，每个台阶结构包含形成在其上的TE对。在本专利技术其它示例性实施方案中，形成在相邻TE元件之间的互连由金属硅化物通过自对准硅化工艺来形成。例如，在TE元件由硅锗(SiGe)形成的某一示例性实施方案中，自对准硅化工艺包括在TE元件上形成垫层；在垫层和TE材料层的暴露区域上沉积一层金属(例如钛Ti)；进行退火工艺将TE材料层与金属层接触的区域转化成金属硅化物；出去金属层未反应区域。在本专利技术其它示例性实施方案中，集成TE器件形成于其上的衬底为SOI(绝缘体上硅)衬底，包含形成在掩埋氧化物层上的一薄层硅(SOI衬底前表面)。在这样的实施方案中，TE元件阵列利用SOI衬底前表面上的薄硅层形成并且台阶结构的底表面直接与SOI衬底的掩埋氧化物层接触。此外，TE元件和互连之上有第三绝缘材料以密封热电器件，从而TE元件和互连被SOI衬底的掩埋氧化物层和密封绝缘层完全绝缘。本专利技术的示例性实施方案进一步包含用于建立使用高密度、高效率和小尺寸TE冷却器件的芯片封装结构的器件和方法。例如，本专利技术某一实施方案包括半导体芯片，在该半导体芯片的无源(背)表面上集成形成有集成TE冷却器件。特定地，在本专利技术某一示例性实施方案中，半导体芯本文档来自技高网...

【技术保护点】
用于制作热电器件的方法，包含：　　　　在衬底上形成台阶结构图形，台阶结构由绝缘材料形成；　　　　在衬底表面和台阶结构之上形成ＴＥ（热电）材料共形层；　　　　由台阶结构的侧壁上的ＴＥ材料形成ＴＥ元件；以及　　　　在ＴＥ元件之间形成互连。

【技术特征摘要】
US 2004-11-12 10/988,0151.用于制作热电器件的方法，包含在衬底上形成台阶结构图形，台阶结构由绝缘材料形成；在衬底表面和台阶结构之上形成TE(热电)材料共形层；由台阶结构的侧壁上的TE材料形成TE元件；以及在TE元件之间形成互连。2.根据权利要求1的方法，其中利用自对准镶嵌工艺形成台阶结构图形。3.根据权利要求1的方法，其中形成台阶结构图形包含在衬底上形成一层第一绝缘材料；在第一绝缘材料层中形成凹坑图形；用第二绝缘材料填充凹坑；除去第一绝缘材料以在衬底上形成台阶结构图形，台阶结构由第二绝缘材料形成。4.根据权利要求3的方法，其中第一绝缘材料厚度为大约.1微米至大约1微米。5.根据权利要求1的方法，其中TE材料层由非本征合金半导体材料形成。6.根据权利要求1的方法，其中TE材料层由SiGe形成。7.根据权利要求1的方法，其中TE材料共形层厚度在大约0.5微米至大约5微米范围。8.根据权利要求1的方法，其中形成TE元件包含用n型和p型材料掺杂每个台阶结构的侧壁上的TE材料从而每个台阶结构包含形成于其上的一个TE元件对。9.根据权利要求1的方法，进一步包含在形成一层TE材料之前在台阶结构上形成锥形侧壁。10.根据权利要求9的方法，其中形成TE元件包含进行第一倾角注入工艺以用n型材料掺杂每个台阶结构的第一侧壁上的TE材料；以及进行第二倾角注入工艺以用p型材料掺杂每个台阶结构的第二侧壁上的TE材料，其中每个台阶结构包含形成于其上的一个TE元件对。11.根据权利要求1的方法，其中在相邻TE元件之间形成互连包含形成金属硅化物互连。12.根据权利要求11的方法，其中金属硅化物互连利用自对准硅化工艺来形成。13.根据权利要求12的方法，其中自对准硅化工艺包含在TE元件上形成垫层；在垫层和TE材料层的暴露区域上沉积一层金属；进行退火工艺将TE材料层与金属层接触的区域转变成金属硅化物；以及除去金属层的未反应区域。14.根据权利要求13的方法，其中在TE元件上形成垫层包含在TE材料层上沉积一层氮化物；以及各向异性腐蚀氮化物层以除去TE材料的要形成互连的区域上的氮化物材料。15.根据权利要求1的方法，其中衬底为SOI(绝缘体上硅)衬底，包含氧化物层和形成在氧化物层上的硅层。16.根据权利要求15的方法，其中台阶结构的底表面与衬底的氧化物层直接接触。17.根据权利要求1的方法，进一步包含在TE元件和互连上形成一层第三绝缘材料以密封热电器件。18.根据权利要求17的方法，进一步包含构图TE元件和互连以形成TE元件的分开的各阵列。19.根据权利要求17的方法，其中热电器件的总厚度在大约0.5微米至大约5微米的范围。20.根据权利要求1的方法，进一步包含将热电器件与半导体集成芯片的无源表面键合。21.根据权利要求1的方法，其中衬底为半导体IC(集成电路)芯片的无源表面，并且其中该方法包含在形成台阶结构之前在IC芯片的无源表面上形成氧化物层。22.制作热电器件的方法，包含提供衬底，包含氧化物层和形成在氧化物层上的硅层；在衬底上形成台阶结构图形，台阶结构由绝缘材料形成；使台阶结构的侧壁成锥形；在衬底和台阶结构上形成TE(热电)材料共形层，TE材料层包含SiGe(硅锗)；进行倾角注入工艺将杂质注入到TE材料层形成在台阶结构的侧壁上的区域中，以在每个台阶结构的相对侧壁上形成n型和p型热电元件；以及利用TE材料层的未掺杂区域在热电元件之间形成互连。23.根据权利要求22的方法，其中利用自对准镶嵌工艺...

【专利技术属性】
技术研发人员：陈浩，朱兆凡，许履尘，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]