具有漏电流补偿电路的半导体器件制造技术

一种半导体器件，包括具有多个晶体管的电流镜电路；被构造为将恒定参考电流通过节点提供给该电流镜电路的电流源；以及被构造为将补偿电流提供给该节点的补偿电路，以补偿多个晶体管的至少一部分栅极漏电流。该补偿电路可以提供等于栅极漏电流的总和的补偿电流。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件。本专利技术特别涉及一种包括对栅极漏电流进行补偿的电路的半导体器件。现有技术在当今的信息技术社会中，计算机的存在是不可缺少的，并且需要计算机具有越来越高的性能。计算机的信息处理能力极大地受到安装到计算机中的半导体器件的性能的影响。为了提高计算机的性能，要求对半导体器件进行更高的集成，这种集成是通过减小构成半导体器件的MOS晶体管的大小来实现的。当减小MOS晶体管的尺寸时，需要使栅绝缘膜更薄。结果，必须降低电源电压VDD以防止晶体管的击穿。在这种情况下，除非降低MOS晶体管的阈值电压，否则诸如高速工作等半导体器件的特性就会恶化。如果降低了阈值电压，则会提高性能，但是在晶体管的截止状态下从漏极流向源极的漏电流(截止漏电流)会增加。而且，如果减小MOS晶体管的尺寸，MOS晶体管的栅极长度变得更短，以致出现短沟道效应，也就是，通过栅极场对沟道区的控制变弱，以致由于较小的栅极长度而降低阈值电压。已知有各种技术用于抑制这种短沟道效应。例如，可以增加沟道区和空穴区中的杂质浓度，但在源电极和衬底之间流动的带间隧道漏电流会增加。而且，在另一种技术中，可以增加栅极长度。然而，在该情况下，不能实现高速工作。在除了要求高速工作的电路部分之外的其它部分中，例如偏置电路，可以使用具有长栅极长度的晶体管。然而，在这种情况下，流经氧化膜的栅极漏电流会增加。因此，栅极漏电流进一步增加。结果，不能获得期望的偏置点。从上面的描述中可以看出，强烈需要解决漏电流增加的问题。一种用于补偿MOS晶体管的漏电流的技术已在日本未决公开专利公开(JP-A-Heisei 11-26694)中给出。在这种现有实例中，在半导体器件中提供一个补偿电路，以补偿漏电流。图1是示出在现有实例中公开的漏电流补偿电路的构造的电路图。如图1所示，该漏电流补偿电路包括NMOS晶体管101和用于补偿该NMOS晶体管101的漏电流的漏电补偿电路102。漏电补偿电路102包括NMOS晶体管103和电流镜电路104。现有漏电流补偿电路通过从电流镜电路输出的电流，来补偿反方向流经寄生二极管的漏电流。如上所述，当栅绝缘膜的厚度较薄时流过栅极漏电流，以及在现有实例中公开的由寄生二极管引起的漏电流。作为栅绝缘膜的绝缘特性恶化的结果，由于隧道效应而流过栅极漏电流。因此，随着MOS晶体管的大小变得越来越小，认为栅极漏电流更加严重。这样，需要一种能够补偿栅极漏电流的技术。另外，要求补偿电路的电路规模较小。
技术实现思路
本专利技术的目的是提供一种补偿电路，其能够补偿栅极漏电流而不增加该补偿电路的规模并且不用构造复杂的电路。在本专利技术的一个方面中，半导体器件包括具有多个晶体管的电流镜电路；被构造为将恒定参考电流通过一节点提供给该电流镜电路的电流源；以及被构造为将补偿电流提供给该节点的补偿电路，以补偿多个晶体管的至少一部分栅极漏电流。这里，补偿电路可以提供等于栅极漏电流的总和的补偿电流。电流补偿电路可以包括补偿器件，其具有基本上等于多个晶体管的栅极面积的总和的面积的电极，并被构造为基于施加于补偿器件的电极的预定电压来产生补偿电流。在这种情况下，补偿器件可以包括MOS晶体管，其具有作为该电极的栅极；以及互相连接并连接到该节点的源极和漏极。预定电压可以是电源电压。可替代的，电流补偿电路还可以包括电压调节电路，其包括串联连接的第一和第二电阻，并被构造为通过该第一和第二电阻从电源电压产生调节偏置电压，并将该调节偏置电压作为预定电压提供给补偿器件。而且，该补偿电路可以包括电流源电路；以及控制电路，其构造为基于电流源电路的输出电压和在参考节点处的参考电压对电流源电路进行控制，使得电流源电路将补偿电流提供给该节点。在这种情况下，补偿电路还可以包括参考电压产生电路，其构造为将等于恒定参考电流的电流提供给该参考节点；以及MOS晶体管，其具有与该参考节点相连的漏极、与漏极连接的栅极和接地的源极。控制电路将电流源电路的输出电压与参考节点处的参考电压进行比较，并基于比较结果对电流源电路进行控制。而且，补偿电路还可以包括激活控制电路，其构造为响应第一电压电平的第一信号来允许电流镜电路正常地工作，并且响应不同于第一电压电平的第二电压电平的第二信号来禁止电流镜电路工作。激活控制电路可以包括被提供控制信号的反相器；第一晶体管，其设置在该节点和除了电流镜电路中的特定晶体管之外的多个晶体管的栅极之间，其中特定晶体管具有与该节点连接的漏极、与特定晶体管的漏极以及这些除了特定晶体管之外的多个晶体管的栅极相连的栅极、接地的源极；以及控制晶体管，其具有与反相器的输出端相连的栅极，与多个晶体管的栅极相连的漏极以及接地的源极。反相器可以响应第一信号来输出允许信号，以允许电流镜电路正常地工作，并响应第二信号来输出禁止信号，以禁止电流镜电路工作。在本专利技术的另一方面中，通过如下方式实现抑制栅极漏电流的方法将恒定参考电流从电流源经由一节点提供给多个晶体管的电流镜电路；并将补偿电流从补偿电路经由所述节点提供给所述电流镜电路，以补偿所述多个晶体管的至少一部分栅极漏电流。这里，所述补偿电流优选地等于所述栅极漏电流的总和。而且，还可以通过如下方式实现半导体器件响应第一电压电平的第一信号来允许所述电流镜电路正常地工作；并响应不同于所述第一电压电平的第二电压电平的第二信号来禁止所述电流镜电路工作。附图说明图1是示出现有漏电流补偿电路的构造的电路图；图2是示出根据本专利技术第一实施例的栅极漏电流补偿电路的构造的电路图；图3是示出第一实施例的栅极漏电流补偿电路中的电流源的详细电路构造的电路图；图4是示出第一实施例的栅极漏电流补偿电路中的补偿电路的详细电路构造的电路图；图5是示出根据本专利技术第二实施例的栅极漏电流补偿电路中的补偿电路的详细电路构造的电路图；图6是示出根据本专利技术第三实施例的栅极漏电流补偿电路中的补偿电路的构造的电路图；以及图7是示出根据本专利技术第四实施例的栅极漏电流补偿电路中的补偿电路的详细电路构造的电路图。具体实施例方式在下文中，将参照附图对本专利技术的具有补偿电路的半导体器件进行描述。图2是示出根据本专利技术第一实施例的栅极漏电流补偿电路的构造的电路图。如图2所示，第一实施例中的栅极漏电流补偿电路包括补偿电路1、电流镜电路2以及电流源3。补偿电路1是产生补偿电流IC的电流产生电路，该补偿电流IC用于补偿电流镜电路2中产生的栅极漏电流。在该实施例中，将描述由电流镜电路来构造栅极漏电流补偿的目标电路的实例。值得注意的是，本专利技术可应用于栅极漏电被认为是严重问题的各种电路中。因此，栅极漏电流补偿目标电路是电流镜电路的事实不会限制本专利技术的漏电补偿目标电路的构造。另外，在下面要描述的第一实施例之后的其它实施例中，相同参考符号所表示的组件与第一实施例中的组件在构造上相同。因此，这些组件将不在第二和之后的实施例中重复地详细描述。如图2所示，补偿电路1连接到电源线VDD以及电流镜电路2。补偿电路1基于电源线VDD提供的电源电压产生补偿电流IC，并将产生的补偿电流IC通过第一节点N1提供给电流镜电路2。后面将描述补偿电路1的详细电路构造。电流镜电路2基于参考电流Iref产生多个恒定电流。如图2所示，电流镜电路2被构造为包括多个NMOS晶体管2-0至2-n(这里本文档来自技高网...

【技术保护点】
一种半导体器件，包括：包含多个晶体管的电流镜电路；电流源，其构造为通过一节点向所述电流镜电路提供恒定参考电流；以及补偿电路，其构造为向所述节点提供补偿电流，以补偿所述多个晶体管的至少一部分栅极漏电流。

【技术特征摘要】
JP 2004-11-11 2004-3282541.一种半导体器件，包括包含多个晶体管的电流镜电路；电流源，其构造为通过一节点向所述电流镜电路提供恒定参考电流；以及补偿电路，其构造为向所述节点提供补偿电流，以补偿所述多个晶体管的至少一部分栅极漏电流。2.根据权利要求1的半导体器件，其中所述补偿电路提供等于所述栅极漏电流的总和的所述补偿电流。3.根据权利要求1的半导体器件，其中所述电流补偿电路包括补偿器件，其具有基本上等于所述多个晶体管的栅极面积的总和的面积的电极，并构造为基于施加到所述补偿器件的电极的预定电压来产生所述补偿电流。4.根据权利要求3的半导体器件，其中所述补偿器件包括MOS晶体管，其具有作为所述电极的栅极，以及互相连接并连接到所述节点的源极和漏极。5.根据权利要求3的半导体器件，其中所述预定电压是电源电压。6.根据权利要求3的半导体器件，其中所述电流补偿电路还包括电压调节电路，其包括串联连接的第一和第二电阻，并构造为通过所述第一和第二电阻从电源电压产生调节偏置电压，并将所述调节偏置电压作为所述预定电压提供给所述补偿器件。7.根据权利要求1的半导体器件，其中所述补偿电路包括电流源电路；以及控制电路，其构造为基于所述电流源电路的输出电压和在参考节点处的参考电压对所述电流源电路进行控制，使得所述电流源电路将所述补偿电流提供给所述节点。8.根据权利要求7的半导体器件，其中所述补偿电路还包括参考电压产生电路，其构造为将等于所述恒定参考电流的电流提供给所述参考节点；以及MOS晶体管，其具有与所述参考节点相连的漏极、与所述漏极连接的栅极和接地的源极。9.根据...

【专利技术属性】
技术研发人员：长谷川贤，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]