一种集成开关管的半导体芯片电路制造技术

本实用新型专利技术提供一种集成开关管的半导体芯片电路，其包括电源输入端、限流电阻、退耦电容、半导体芯片，半导体芯片内设有恒流源回路，限流电阻与电源输入端电连接，半导体芯片具有两个引脚，半导体芯片的第一引脚连接于限流电阻以及恒流源回路的第一端，半导体芯片的第二引脚连接于退耦电容以及恒流源回路的第二端，恒流源回路包括开关管以及电阻结构，电阻结构环绕开关管中部设置，电阻结构的一端与开关管的集电极电连接，电阻结构的另一端与开关管的基极电连接。应用本实用新型专利技术可在半导体芯片内集成二极管功能，无需额外设置外部二极管，从而达到减少元件数量，降低成本等目的。降低成本等目的。降低成本等目的。

【技术实现步骤摘要】
一种集成开关管的半导体芯片电路


[0001]本技术涉及电子电路
，尤其涉及一种集成开关管的半导体芯片电路。

技术介绍

[0002]全球电子产品可以用不计其数的数量来形容，电子产品均需要电源输入，当电源不小心反接或有干扰输入时若没有保护措施，内部电源会容易损坏，因此，在电源输入端为防止用户电源误接反或干扰输入而造成产品内部损坏，常规的保护方法是在电源输入端串接一个反向保护二极管，利用二极管单向导通特性正反电源反接对产品造成的损坏，如图1所示，其作用是电源没有接反时产品功能正常，一旦接反，由于二极管有正向导通、反向截止的特性，就没有造成有反向电流而造成产品损坏。
[0003]然而，现有技术的缺点是每个电源回路均需要此二极管，元件增多，成本增加，PCB需要的空间也增多，同时由于元件增多，容易增加失效几率，存在元件失效、虚焊的品质成本。

技术实现思路

[0004]本技术的主要目的是提供一种可在半导体芯片内集成二极管功能，无需额外设置外部二极管，从而达到减少元件数量，降低成本等目的的集成开关管的半导体芯片电路。
[0005]为了实现上述主要目的，本技术提供的一种集成开关管的半导体芯片电路，包括电源输入端、限流电阻、退耦电容、半导体芯片，所述半导体芯片内设有恒流源回路，所述限流电阻与所述电源输入端电连接，所述半导体芯片具有两个引脚，所述半导体芯片的第一引脚连接于所述限流电阻以及所述恒流源回路的第一端，所述半导体芯片的第二引脚连接于所述退耦电容以及所述恒流源回路的第二端；所述恒流源回路包括开关管以及电阻结构，所述电阻结构环绕所述开关管中部设置，所述电阻结构的一端与所述开关管的集电极电连接，所述电阻结构的另一端与所述开关管的基极电连接。
[0006]进一步的方案中，所述半导体芯片的第一引脚为所述开关管的集电极，所述半导体芯片的第二引脚为所述开关管的发射极。
[0007]更进一步的方案中，所述限流电阻的第一端与所述电源输入端连接，所述限流电阻的第二端与所述开关管的集电极、电阻结构的一端电连接，所述退耦电容的第一端与所述开关管的发射极电连接，所述退耦电容的第二端接地。
[0008]更进一步的方案中，所述半导体芯片为ASIC芯片。
[0009]更进一步的方案中，所述开关管为三极管，所述开关管的集电极对应三极管的集电极，所述开关管的发射极对应三极管的发射极。
[0010]更进一步的方案中，所述开关管为IGBT，所述开关管的集电极对应IGBT的集电极，开关管的发射极对应IGBT的发射极。
[0011]更进一步的方案中，所述开关管为MOSFET，所述开关管的集电极对应MOSFET的漏极，所述开关管的发射极对应MOSFET的源极。
[0012]更进一步的方案中，所述半导体芯片内还设有控制电路，所述控制电路包括电源端口和控制端口，所述电源端口用于接收使所述控制电路工作的工作电源，所述控制端口用于输出控制所述开关管导通的控制信号，所述电源端口和控制端口通过同一引线连接至所述开关管的基极。
[0013]更进一步的方案中，所述电阻结构为掺杂多晶硅电阻。
[0014]由此可见，本技术的半导体芯片电源输入端在设计时嵌入正向导通、反向截止的恒流源回路，同时退藕电容放置在芯片独立的PIN脚，这样不用外加元件，又起到保护作用，节省元件和成本。
[0015]此外，上述集成有电阻的开关管，在电压耐受结构上设置绝缘层后在绝缘层上设置电阻结构，电阻不会额外占用芯片面积并且不会对绝缘层下的区域的电性能造成影响。
附图说明
[0016]图1是现有技术的一种半导体芯片电路的原理图。
[0017]图2是本技术一种集成开关管的半导体芯片电路实施例的原理图。
[0018]图3是本技术一种集成开关管的半导体芯片电路实施例中恒流源回路的原理图。
[0019]图4是本技术一种集成开关管的半导体芯片电路实施例中开关管的结构示意图。
[0020]以下结合附图及实施例对本技术作进一步说明。
具体实施方式
[0021]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例的附图，对本技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于所描述的本技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0022]参见图2与图3，本技术的一种集成开关管的半导体芯片电路，包括电源输入端、限流电阻R1、退耦电容C1、半导体芯片10，半导体芯片10内设有恒流源回路A，限流电阻R1与电源输入端电连接，半导体芯片10具有两个引脚，半导体芯片10的第一引脚PIN1连接于限流电阻R1以及恒流源回路A的第一端，半导体芯片10的第二引脚PIN2连接于退耦电容C1以及恒流源回路A的第二端。可见，在半导体芯片10设计时内嵌入一个类似二极管功能的恒流源回路A，恒流源回路A正向可以导通，反向时截止，同时退藕电容从另一个引脚PIN2外接。
[0023]在本实施例中，恒流源回路A包括开关管Q以及电阻结构R2(21)，电阻结构R2环绕开关管Q中部设置，电阻结构R2的一端与开关管Q的集电极电连接，电阻结构R2的另一端与开关管Q的基极电连接。
[0024]其中，半导体芯片10的第一引脚PIN1为开关管Q的集电极，半导体芯片10的第二引
脚PIN2为开关管Q的发射极。
[0025]其中，限流电阻R1的第一端与电源输入端连接，限流电阻R1的第二端与开关管Q的集电极、电阻结构R2的一端电连接，退耦电容C1的第一端与开关管Q的发射极电连接，退耦电容C1的第二端接地。
[0026]作为优选，半导体芯片10为ASIC芯片。可见，本实施例半导体芯片10优选为ASIC芯片，具体结合实际半导体情况可做必要的优化考量，如耐压、电流等。
[0027]作为优选，开关管Q为三极管，开关管Q的集电极对应三极管的集电极，开关管Q的发射极对应三极管的发射极。
[0028]作为优选，开关管Q为IGBT，开关管Q的集电极对应IGBT的集电极，开关管Q的发射极对应IGBT的发射极。
[0029]作为优选，开关管Q为MOSFET，开关管Q的集电极对应MOSFET的漏极，开关管Q的发射极对应MOSFET的源极。
[0030]在本实施例中，半导体芯片10内还设有控制电路(未示出)，控制电路包括电源端口和控制端口，电源端口用于接收使控制电路工作的工作电源，控制端口用于输出控制开关管Q导通的控制信号，电源端口和控制端口通过同一引线连接至开关管Q的基极。
[0031]其中，电阻结构R2为掺杂多晶硅电阻，可以通过光刻工艺刻蚀成线条形状，因此可以在三极管芯片结构上设置多圈。
[0032]本实施例的开关管Q优选为三极管，该三极管是能够承受高压的功率三极管芯片，该三极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成开关管的半导体芯片电路，包括电源输入端、限流电阻、退耦电容、半导体芯片，其特征在于：所述半导体芯片内设有具备正向导通、反向截止功能的恒流源回路，所述限流电阻与所述电源输入端电连接，所述半导体芯片具有两个引脚，所述半导体芯片的第一引脚连接于所述限流电阻以及所述恒流源回路的第一端，所述半导体芯片的第二引脚连接于所述退耦电容以及所述恒流源回路的第二端；所述恒流源回路包括开关管以及电阻结构，所述电阻结构环绕所述开关管中部设置，所述电阻结构的一端与所述开关管的集电极电连接，所述电阻结构的另一端与所述开关管的基极电连接。2.根据权利要求1所述的集成开关管的半导体芯片电路，其特征在于：所述半导体芯片的第一引脚为所述开关管的集电极，所述半导体芯片的第二引脚为所述开关管的发射极。3.根据权利要求2所述的集成开关管的半导体芯片电路，其特征在于：所述限流电阻的第一端与所述电源输入端连接，所述限流电阻的第二端与所述开关管的集电极、电阻结构的一端电连接，所述退耦电容的第一端与所述开关管的发射极电连接，所述退耦电容的第二端接地。4.根据权利要求1所述的集成开关管的半导体芯片电路，其特...

【专利技术属性】
技术研发人员：黄诚标，林志奇，周江勇，付杰，何德仁，廖顽强，林朝辉，
申请(专利权)人：珠海上富电技股份有限公司，
类型：新型
国别省市：