一种阵列基板、显示面板及显示设备制造技术

本实用新型专利技术公开了一种阵列基板、显示面板及显示设备，该阵列基板包括：阵列栅极驱动GOA模组以及多根时钟信号线。每根时钟信号线分别通过走线与GOA模组连接，用于为GOA模组提供时钟信号；其中，至少一根走线设置有补偿段，用于补偿不同时钟信号线的负载差异。这样能够有效地降低GOA模组的不同时钟信号线之间的负载差异，有利于改善面板内部因驱动差异导致的横纹等显示不良。等显示不良。等显示不良。

【技术实现步骤摘要】
一种阵列基板、显示面板及显示设备


[0001]本技术涉及显示
，尤其涉及一种阵列基板、显示面板及显示设备。

技术介绍

[0002]随着电子技术的发展，显示器广泛应用在各行各业以及各种场景，并且对显示器的要求也越来越高。阵列栅极驱动(Gate driver On Array，简称GOA)技术是一种将液晶显示器栅极驱动集成电路(Gate Driver Integrated Circuit)集成在阵列(Array)基板上的技术。GOA产品是目前面板厂的主流趋势，现有市场的大部分产品已经切换成了GOA产品。但GOA产品中仍然存在如横纹等显示不良的问题，针对性地改善显示不良，成为提高产品质量的重要途径。

技术实现思路

[0003]鉴于上述问题，本说明书实施例提供了一种阵列基板、显示面板及显示设备，能够有效地降低GOA模组的不同时钟信号线之间的负载差异，从而有利于改善面板内部因驱动差异导致的横纹等显示不良。
[0004]第一方面，本说明书实施例提供了一种阵列基板，包括：
[0005]阵列栅极驱动GOA模组；
[0006]多根时钟信号线，每根所述时钟信号线分别通过走线与所述GOA模组连接，用于为所述GOA模组提供时钟信号；
[0007]其中，至少一根所述走线设置有补偿段，所述补偿段用于补偿不同所述时钟信号线的负载差异。
[0008]进一步地，所述补偿段用于补偿走线长度，所述时钟信号线和所述GOA模组之间的距离与所述补偿段的长度负相关，以减少不同时钟信号线的走线电阻差异。r/>[0009]进一步地，不同所述时钟信号线与所述GOA模组之间的走线长度相等。
[0010]进一步地，所述补偿段用于补偿走线与彩膜基板的交叠面积，不同所述时钟信号线的所述走线与所述彩膜基板的交叠面积相等，以减小不同时钟信号线的所述走线耦合电容之间的差异。
[0011]进一步地，所述补偿段为Zig
‑
zag形绕线。
[0012]进一步地，所述多根时钟信号线设置在所述阵列基板中的信号层，所述走线设置在所述阵列基板中的走线层，所述补偿段设置于所述走线层中的非交叠区域，所述非交叠区域为与所述信号层中的信号线不存在重叠的区域。
[0013]进一步地，所述多根时钟信号线设置在所述阵列基板中的信号层，所述走线设置在所述阵列基板中的走线层，所述信号层中至少一根目标信号线的交叠区域开设有缝隙，其中，所述交叠区域为所述目标信号线与所述走线的交叠区域。
[0014]进一步地，所述信号层的同一类信号线中等间隔开设有相同形状以及尺寸的所述缝隙。
[0015]第三方面，本说明书实施例提供了一种显示面板，包括第二方面所述的阵列基板。
[0016]第四方面，本说明书实施例提供了一种显示设备，包括第三方面所述的显示面板。
[0017]本说明书实施例中提供的技术方案，至少具有如下技术效果或优点：
[0018]本说明书实施例提供的阵列基板、显示面板及显示设备，通过在GOA模组与相应时钟信号线之间的至少一根走线设置补偿段，用于补偿不同时钟信号线之间的负载差异，能够有效地降低GOA模组的不同时钟信号线之间的负载差异，增强GOA模组对面内驱动的均一性，从而有利于改善面板内部因驱动差异导致的横纹等显示不良。
[0019]上述说明仅是本说明书技术方案的概述，为了能够更清楚了解本说明书的技术手段，而可依照说明书的内容予以实施，并且为了让本说明书的上述和其它目的、特征和优点能够更明显易懂，以下特举本说明书的具体实施方式。
附图说明
[0020]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本说明书的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0021]图1为一种阵列基板的结构示意图；
[0022]图2为本说明书实施例中一种示例性阵列基板的结构示意图；
[0023]图3为本说明书实施例中一种示例性信号层的示意图；
[0024]图4为本说明书实施例中一种示例性交叠区域的示意图；
[0025]图5为本说明书实施例中一种示例性缝隙分布示意图；
[0026]图6为本说明书实施例中一种显示面板的结构示意图；
[0027]图7为本说明书实施例中一种显示设备的结构示意图。
具体实施方式
[0028]如图1所示，采用GOA技术的液晶显示面板中，阵列基板10包括：显示区100和驱动电路区。驱动电路区包括：阵列栅极驱动GOA模组101以及用于为GOA模组101提供时钟信号的时钟信号线102，时钟信号线102有多根，每根时钟信号线102与GOA模组101之间分别通过走线(如图1中示出的L1、L2、L3、L4、L5和L6)连接。需要说明的是，图1中以6根时钟信号线为例，示出了6根时钟信号线与GOA模组101中一组GOA单元(图中未示出)的走线，具体走线数量根据实际GOA模组101中GOA单元的组数确定。
[0029]具体来讲，GOA模组101布置在显示面板的显示区域侧边，用于在一帧时间内，顺序对各行像素的栅线输出高电平方波，将这些栅线对应的像素薄膜晶体管(TFT)逐行开启，以便数据线对像素区内所有子像素完成一次充电刷新。GOA模组101包括多个级联的GOA单元，每一级GOA单元对应驱动一行水平扫描线。各个GOA单元均有时钟信号输入端和信号输出端，信号输出端在输入信号的驱动下输出信号，并且信号输出端输出的信号同时作为同一行的栅极驱动信号和下一级GOA单元的输入信号。
[0030]专利技术人对消除显示不良的问题进行了长期研究，发现面板设计之初GOA部分的设计细节上的疏忽会容易导致后面产品的缺陷。其中一点需要注意的细节就是，为了尽量减小走线负载，走线是按照最短路径布设的，如图1所示，走线沿垂直于时钟信号线102的方向
延伸。由于不同时钟信号线102与GOA模组101之间的距离不同，相应走线的长度也就不同，越靠近GOA模组101的时钟信号线102，与GOA模组101之间的走线长度越短，而越远离GOA模组101的时钟信号线102，与GOA模组101的走线长度越长。也就是说，不同时钟信号线(CLK)到GOA模组101的走线长度存在差异，如图1中的走线长度：L1＞L2＞L3＞L4＞L5＞L6，而这个差异会导致CLK的至少以下两种负载差异：
[0031](1)走线的电阻差异，距离GOA模组最远即最外侧的CLK连接到GOA模组的走线长度最长，电阻最大；
[0032](2)电容差异，最外侧的CLK对应的走线长，与彩膜基板(CF)侧的交叠面积大，随之产生的耦合电容也就越大。
[0033]上述两方面的差异会影响GOA模组101的输入波形的上升及下降沿，使得GOA模组101中不同GOA单元输出信号的上升沿和下降沿存在不同程度的延迟，导致相应像素行的栅线开启和关闭时间存在不同程度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：阵列栅极驱动GOA模组；多根时钟信号线，每根所述时钟信号线分别通过走线与所述GOA模组连接，用于为所述GOA模组提供时钟信号；其中，至少一根所述走线设置有补偿段，所述补偿段用于补偿不同所述时钟信号线的负载差异。2.如权利要求1所述的阵列基板，其特征在于，所述补偿段用于补偿走线长度，所述时钟信号线和所述GOA模组之间的距离与所述补偿段的长度负相关，以减少不同时钟信号线的走线电阻差异。3.如权利要求2所述的阵列基板，其特征在于，不同所述时钟信号线与所述GOA模组之间的走线长度相等。4.如权利要求1所述的阵列基板，其特征在于，所述补偿段用于补偿走线与彩膜基板的交叠面积，不同所述时钟信号线的所述走线与所述彩膜基板的交叠面积相等，以减小不同时钟信号线的走线耦合电容之间的差异。5.如权利要求1所述的阵列基板，其特征在于，所述补偿段为Zig
...

【专利技术属性】
技术研发人员：周茂秀，戴珂，杨海鹏，郭磊，程敏，刘建涛，先建波，周留刚，
申请(专利权)人：合肥京东方显示技术有限公司，
类型：新型
国别省市：