宇航用微小型、高集成度可编程信号处理模块设计方法技术

一种宇航用微小型、高集成度可编程信号处理模块设计方法，该信号处理模块包括两个高速模数转换模块、一个低速模数转换模块、信号处理PDU模块、数模转换模块。信号处理模块的设计步骤如下：步骤一、进行模数转换功能的设计，包括对两个高速模数转换模块和低速模数转换模块的设计；步骤二、进行数模转换模块的设计；步骤三、进行信号处理PDU模块的设计；步骤四、进行电源完整性和信号完整性设计；步骤五、进行管芯布局及封装设计。该方案具有集成度高，占用空间小，功耗低等特点，适合各类需要模数混合信号处理功能的小型化处理电路使用，在实际应用中效果良好。应用中效果良好。应用中效果良好。

【技术实现步骤摘要】
宇航用微小型、高集成度可编程信号处理模块设计方法


[0001]本专利技术涉及一种宇航用微小型、高集成度可编程信号处理模块设计方法，特别是应用于全数字闭环光纤陀螺闭环控制，属于光纤陀螺角速率测量


技术介绍

[0002]光纤陀螺作为一种具有全固态、小体积、大动态、抗力学等多种优点的新型惯性姿态敏感器正在得到越来越广泛的应用，目前光纤陀螺的检测电路一般采用全数字闭环检测方式实现。
[0003]光纤陀螺的闭环检测电路一般包括前放电路、AD转换器、信号处理器、DA转换器、后置放大器等几部分，元器件相对较多，而宇航级元器件尺寸一般相对较大，成为光纤陀螺小型化的瓶颈，导致光纤陀螺体积、重量居高不下，难以满足火星探测等深空探测任务、微小卫星任务的需求。
[0004]光纤陀螺产品主要包括光路、电路、结构等几部分，因此针对其小型化，主要从光路和电路两方面下手，电路部分小型化是重要组成部分。电路部分小型化主要有以下手段：
[0005](1)最小化电路方案，裁剪电路功能，减少器件使用，从数量选用上实现器件小型化；
[0006](2)使用商业用小型化器件，在不缩减功能的前提下实现小型化。
[0007]目前以上方法主要存在以下问题：
[0008](1)方法(1)是对光纤陀螺电路进行硬裁剪，过程中一般会对第二闭环功能、滤波去耦功能等进行裁剪，从而不免导致功能缺失或者性能劣化，尤其对于小型化、高精度光纤陀螺产品不是好的选择；
[0009](2)方法(2)一般通过采用COTS器件实现小型化，且一般应用于商业化、低成本需求中，很难用于高可靠、小型化宇航型号产品中，因此很难进行推广。

技术实现思路

[0010]本专利技术解决的技术问题是：针对更多任务对陀螺产品提出的更高性能、更小尺寸、更低功耗的需求，提供一种宇航用微小型、高集成度可编程信号处理模块设计方法，该方案具有集成度高，占用空间小，功耗低等特点，适合各类需要模数混合信号处理功能的小型化处理电路使用，在实际应用中效果良好。
[0011]本专利技术的技术解决方案是：
[0012]一种宇航用微小型、高集成度可编程信号处理模块设计方法，该信号处理模块包括两个高速模数转换模块、一个低速模数转换模块、信号处理PDU模块、数模转换模块；
[0013]信号处理模块的设计步骤如下：
[0014]步骤一、进行模数转换功能的设计，包括对两个高速模数转换模块和低速模数转换模块的设计；
[0015]步骤二、进行数模转换模块的设计；
[0016]步骤三、进行信号处理PDU模块的设计；
[0017]步骤四、进行电源完整性和信号完整性设计；
[0018]步骤五、进行管芯布局及封装设计；
[0019]进一步的，
[0020]高速模数转换模块即是指高速模数转换器，用于完成闭环控制所需的模拟量采集；该高速模数转换器为采样速率不低于3MSPS，位宽不少于14Bit的高速差分A/D，SNDR值不低于70dB，输入电压范围不低于2V，具备片上电压基准源，同时该高速模数转换器抗总剂量≥100Krad(si)，抗单粒子锁定能力≥75Mev/mg/cm2；
[0021]该高速模数转换器的供电：数模电源设计时进行有效划分，对模拟电源、数字内核电源、数字接口电源进行区分，高速模数转换器数字接口电源与FPGA或ASIC接口数字电源匹配，且采用共电源设计，将各类供电电源引出至SiP引脚；
[0022]该高速模数转换器的接地：数模地线设计时进行有效划分，对模拟地、数字地、接口地进行区分，将各类地线对外引出至SiP引脚；
[0023]该高速模数转换器的输入接口：将高速模数转换器的差分电压输入引脚HAD_IN+、HAD_IN
‑
以差分对形式对外引出至SiP引脚；
[0024]该高速模数转换器的输出接口：高速模数转换器的数字输出接口在内部与FPGA或ASIC直接完成连接，并引出典型测试信号至SiP引脚进行监测；
[0025]该高速模数转换器的配置接口：高速模数转换器的外围配置引脚均引出至SiP引脚，在外部进行配置；
[0026]该高速模数转换器的降额设计：高速模数转换器在使用时满足一级降额，要求使用频率不高于最高频率的80％。
[0027]进一步的，低速模数转换模块即是指低速模数转换器，用于模拟遥测量的采集，低速模数转换器为采样速率不低于1MSPS，位宽不低于12Bit的A/D，可采用单端输入A/D器件，输入电压范围不低于5V，且至少为8通道A/D器件，该低速模数转换器抗总剂量≥100Krad(si)，抗单粒子锁定能力≥75Mev/mg/cm2；
[0028]该低速模数转换器的供电：数模电源设计时进行有效划分，对模拟电源、数字内核电源、数字接口电源进行区分，低速模数转换器数字接口电源与FPGA或ASIC接口数字电源匹配，且采用共电源设计，将各类供电电压引出至SiP引脚；
[0029]该低速模数转换器的接地：数模地线设计时进行有效划分，对模拟地、数字地、接口地进行区分，将各类地线对外引出至SiP引脚；
[0030]该低速模数转换器的输入接口：将低速模数转换器的差分电压输入引脚HAD_IN+、HAD_IN
‑
，并对外引出至SiP引脚；
[0031]该低速模数转换器的输出接口：低速模数转换器的数字输出接口在内部与FPGA或ASIC直接完成连接，引出若干引脚进行监测；
[0032]该低速模数转换器的配置接口：低速模数转换器的外围配置引脚均引出至SiP引脚，在外部进行配置；
[0033]该低速模数转换器的降额设计：低速模数转换器在使用时满足一级降额，要求转换速率不高于最高速率的80％。
[0034]进一步的，进行数模转换模块的设计即是指高速数模转换器，用于完成数字量到
模拟量的转换，用于闭环控制；高速数模转换器为采样速率不低于50MSPS，位宽不低于14Bit的高速差分D/A，具备片上基准源，同时该高速数模转换器抗总剂量≥100Krad(si)，抗单粒子锁定能力≥75Mev/mg/cm2；
[0035]该高速数模转换器的供电：数模电源设计时进行有效划分，对模拟电源、数字内核电源、数字接口电源进行区分，高速数模转换器的数字接口电源与FPGA或ASIC接口数字电源匹配，且采用共电源设计，将各类供电电压引出至SiP引脚；
[0036]该高速数模转换器的接地：数模地线设计时进行有效划分，对模拟地、数字地、接口地进行区分，将各类地线对外引出至SiP引脚；
[0037]该高速数模转换器的输出接口：高速数模转换器的差分电流/电压输出接口以差分对形式对外引出至SiP外引脚；
[0038]该高速数模转换器的输入接口：高速数模转换器的数字驱动和数字输入接口在内部与FPGA或ASIC直接连接，将时钟等关键引脚引出作为测试引脚使用，其他不做对外引出；
[0039]该高速数模转换器的配置接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种宇航用微小型、高集成度可编程信号处理模块设计方法，其特征在于：该信号处理模块包括两个高速模数转换模块、一个低速模数转换模块、信号处理PDU模块、数模转换模块；信号处理模块的设计步骤如下：步骤一、进行模数转换功能的设计，包括对两个高速模数转换模块和低速模数转换模块的设计；步骤二、进行数模转换模块的设计；步骤三、进行信号处理PDU模块的设计；步骤四、进行电源完整性和信号完整性设计；步骤五、进行管芯布局及封装设计。2.根据权利要求1所述的一种宇航用微小型、高集成度可编程信号处理模块设计方法，其特征在于：高速模数转换模块即是指高速模数转换器，用于完成闭环控制所需的模拟量采集；该高速模数转换器为采样速率不低于3MSPS，位宽不少于14Bit的高速差分A/D，SNDR值不低于70dB，输入电压范围不低于2V，具备片上电压基准源，同时该高速模数转换器抗总剂量≥100Krad(si)，抗单粒子锁定能力≥75Mev/mg/cm2；该高速模数转换器的供电：数模电源设计时进行有效划分，对模拟电源、数字内核电源、数字接口电源进行区分，高速模数转换器数字接口电源与FPGA或ASIC接口数字电源匹配，且采用共电源设计，将各类供电电源引出至SiP引脚；该高速模数转换器的接地：数模地线设计时进行有效划分，对模拟地、数字地、接口地进行区分，将各类地线对外引出至SiP引脚；该高速模数转换器的输入接口：将高速模数转换器的差分电压输入引脚HAD_IN+、HAD_IN
‑
以差分对形式对外引出至SiP引脚；该高速模数转换器的输出接口：高速模数转换器的数字输出接口在内部与FPGA或ASIC直接完成连接，并引出测试信号至SiP引脚进行监测；该高速模数转换器的配置接口：高速模数转换器的外围配置引脚均引出至SiP引脚，在外部进行配置；该高速模数转换器的降额设计：高速模数转换器在使用时满足一级降额，使用频率不高于最高频率的80％。3.根据权利要求1所述的一种宇航用微小型、高集成度可编程信号处理模块设计方法，其特征在于：低速模数转换模块即是指低速模数转换器，用于模拟遥测量的采集，低速模数转换器为采样速率不低于1MSPS，位宽不低于12Bit的A/D，采用单端输入A/D器件，输入电压范围不低于5V，且至少为8通道A/D器件，该低速模数转换器抗总剂量≥100Krad(si)，抗单粒子锁定能力≥75Mev/mg/cm2；该低速模数转换器的供电：数模电源设计时进行有效划分，对模拟电源、数字内核电源、数字接口电源进行区分，低速模数转换器数字接口电源与FPGA或ASIC接口数字电源匹配，且采用共电源设计，将各类供电电压引出至SiP引脚；该低速模数转换器的接地：数模地线设计时进行有效划分，对模拟地、数字地、接口地进行区分，将各类地线对外引出至SiP引脚；
该低速模数转换器的输入接口：将低速模数转换器的电压输入引脚HAD_IN+、HAD_IN
‑
以差分对形式对外引出至SiP引脚；该低速模数转换器的输出接口：低速模数转换器的数字输出接口在内部与FPGA或ASIC直接完成连接，引出若干引脚进行监测；该低速模数转换器的配置接口：低速模数转换器的外围配置引脚均引出至SiP引脚，在外部进行配置；该低速模数转换器的降额设计：低速模数转换器在使用时满足一级降额，转换速率不高于最高速率的80％。4.根据权利要求1所述的一种宇航用微小型、高集成度可编程信号处理模块设计方法，其特征在于：进行数模转换模块的设计即是指高速数模转换器，用于完成数字量到模拟量的转换，用于闭环控制；高速数模转换器为采样速率不低于...

【专利技术属性】
技术研发人员：李勇，赵亚飞，陈建新，李志平，刘鸿谨，刘群，张宇飞，张沛勇，孙丽，王晓玲，郅银周，刘保林，
申请(专利权)人：北京控制工程研究所，
类型：发明
国别省市：