用于抑制CMOS图像传感器中的浮动扩散结泄漏的隔离结构制造技术

本申请案涉及用于抑制CMOS图像传感器中的浮动扩散结泄漏的隔离结构。所公开标的物的实例提出围绕像素单元的像素晶体管区的周边安置深沟槽隔离结构。在一些实例实施例中，所述深沟槽隔离结构从半导体衬底的后侧延伸到所述半导体衬底中且毗邻或接触安置在所述半导体衬底的前侧中的浅沟槽隔离结构的底部。所述沟槽隔离结构一起将所述像素晶体管区的晶体管沟道隔离。所述沟槽隔离结构在所述像素晶体管区中的形成及布置形成浮动掺杂阱区，例如浮动P掺杂阱区(P阱)，其含有浮动扩散区FD及像素晶体管的源极/漏极(例如，(N)掺杂区)。这个浮动P阱区旨在减少与所述像素单元的所述浮动扩散区相关联的结泄漏。扩散区相关联的结泄漏。扩散区相关联的结泄漏。

【技术实现步骤摘要】
衬底，其具有前侧及后侧；多个像素单元，其经形成在所述半导体衬底中，每一像素单 元包含具有至少一个光敏元件的像素区及邻近所述像素区安置的像素晶体管区，所述像 素晶体管区包括：至少一个浮动扩散区、至少一个晶体管栅极及各自具有第一导电类型 的漏极/源极区；掺杂阱区，其经安置在所述至少一个晶体管栅极下面的所述半导体衬底 中且环绕所述漏极/源极区及所述至少一个浮动扩散区，所述掺杂阱区具有与所述漏极/ 源极区的所述第一导电类型不同的第二导电类型；第一浅沟槽隔离结构，其在所述半导 体衬底的所述前侧中且围绕所述像素晶体管区的周边延伸；及第一深沟槽隔离结构，其 在所述半导体衬底的所述后侧中，其中所述第一后侧深沟槽隔离结构延伸到所述半导体 衬底中达第一深度且毗邻所述第一浅沟槽隔离结构，其中所述第一深沟槽隔离结构连同 所述第一浅沟槽隔离结构通过囊封所述掺杂阱区来将所述像素晶体管区与所述像素区 隔离。
[0009]本申请案的又一方面涉及一种用于制造像素阵列的方法，其包括：形成半导体衬底， 其具有前侧及后侧且包含各自具有像素区及像素晶体管区的一或多个像素单元，所述像 素晶体管区包括：至少一个浮动扩散区、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于CMOS图像传感器的LOFIC像素单元，其包括：半导体衬底，其具有前侧及后侧；像素区，其包含所述半导体衬底中的至少一个光敏区，其中所述至少一个光敏区累积响应于入射光而在所述至少一个光敏区中光生的图像电荷；像素晶体管区，其包含所述半导体衬底中的晶体管沟道区；及沟槽隔离结构，所述沟槽隔离结构的至少部分环绕所述晶体管沟道区以将所述像素晶体管区与所述像素区隔离。2.根据权利要求1所述的LOFIC像素单元，其中所述沟槽隔离结构包括浅沟槽隔离结构，其在所述半导体衬底的所述前侧中且包围所述晶体管沟道区的至少一部分；及深沟槽隔离结构，其在所述半导体衬底的所述后侧中且包围所述晶体管沟道区的至少一部分。3.根据权利要求2所述的LOFIC像素单元，其中所述深沟槽隔离结构从所述后侧朝所述前侧延伸且接触所述浅沟槽隔离结构。4.根据权利要求2所述的LOFIC像素单元，其中所述深沟槽隔离结构进一步包围所述半导体衬底中的与所述晶体管沟道区分开的区，所述区是耦合到接地的导电区。5.根据权利要求2所述的LOFIC像素单元，其中所述深沟槽隔离结构包含定位在与所述晶体管沟道区相关联的结下的第一区段，所述第一深沟槽隔离结构区段接触所述浅沟槽隔离结构，其中所述第一深沟槽隔离结构区段及所述浅沟槽隔离结构环绕与所述晶体管沟道区相关联的所述结。6.根据权利要求5所述的LOFIC像素单元，其中所述深沟槽隔离结构进一步包含从所述后侧延伸且接触所述浅沟槽隔离结构的竖直定向的第二区段。7.根据权利要求6所述的LOFIC像素单元，其中所述深沟槽隔离结构的所述第二区段形成壁且所述深沟槽隔离结构的所述第一区段形成顶部，所述壁及所述顶部一起界定所述半导体衬底中的与所述晶体管沟道区分开的区，所述区是耦合到接地的导电区。8.根据权利要求2所述的LOFIC像素单元，其中所述深沟槽隔离结构及所述浅沟槽隔离结构内衬有电介质材料。9.根据权利要求2所述的LOFIC像素单元，其中所述晶体管沟道区包括浮动扩散区，其经安置在所述半导体衬底中以从所述光敏区接收所述图像电荷；多个晶体管栅极，其经安置在所述像素晶体管区中的所述半导体衬底的所述前侧上；多个掺杂源极/漏极区，其具有第一导电类型，所述多个掺杂源极/漏极区经安置在所述半导体衬底的所述前侧中且邻近相应晶体管栅极定位；及掺杂阱区，其安置在所述半导体衬底中、相对于所述掺杂源极/漏极区呈环绕关系，所述掺杂阱区具有与所述源极/漏极区的所述第一导电类型不同的第二导电类型。10.根据权利要求9所述的LOFIC像素单元，其中所述浅沟槽隔离结构从所述前侧延伸到所述半导体衬底中达大于所述掺杂阱区的深度，所述浅沟槽隔离结构及所述深沟槽隔离结构包围所述掺杂阱区。11.根据权利要求1所述的LOFIC像素单元，其中所述沟槽隔离结构包含浅沟槽隔离结构，其在所述半导体衬底的所述前侧中；
第一后侧深沟槽隔离结构，其在所述半导体衬底的所述后侧中，所述第一后侧深沟槽隔离结构由在所述半导体衬底中延伸达第一深度的一或多个第一后侧深隔离沟槽形成，其中所述一或多个第一后侧深隔离B
‑
DTI
‑
1沟槽内衬有电介质层且填充有电介质材料；及第二后侧深沟槽隔离结构，其在所述半导体衬底的所述后侧中，所述第二后侧深沟槽隔离结构由在所述半导体衬底中延伸达第二、较大深度的第二后侧深隔离B
‑
DTI
‑
2沟槽形成，其中所述第二后侧深隔离B
‑
DTI
‑
2沟槽内衬有电介质层且部分填充有所述电介质材料以便形成后侧开端式腔，其中导电材料经安置在所述后侧开端式腔中，其中所述第一后侧深沟槽隔离结构不接触所述浅沟槽隔离结构且所述第二后侧深沟槽隔离结构与所述浅沟槽隔离结构接触。12.一种用于CMOS图像传感器的像素阵列，其包括：半导体衬底，其具有前侧及后侧；多个像素单元，其经形成在所述半导体衬底中，每一像素单元包含具有至少一个光敏元件的像素区及邻近所述像素区安置的像素晶体管区，所述像素晶体管区包括至少一个浮动扩散区、至少一个晶体管栅极及各自具有第一导电类型的漏极/源极区；掺杂阱区，其经安置在所述至少一个晶体管栅极下面的所述半导体衬底中且环绕所述漏极/源极区及所述至少一个浮动扩散区，所述掺杂阱区具有与所述漏极/源极区的所述第一导电类型不同的第二导电类型；第一浅沟槽隔...

【专利技术属性】
技术研发人员：文成烈，比尔，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：