动态精确度位串累加制造技术

描述与动态精确度位串累加相关的系统、设备和方法。可以使用边缘计算装置来执行动态位串累加。在一个实例方法中，动态精确度位串累加可以包含使用第一位串和第二位串执行递归运算的迭代，以及确定所述递归运算的所述迭代的结果包含所述结果的特定位子集中大于与所述特定位子集相关联的阈值位量的位量。所述方法可进一步包含将所述递归运算的所述迭代的结果写入第一寄存器，并将与所述结果的所述特定位子集相关联的所述位的至少一部分写入第二寄存器。二寄存器。二寄存器。

【技术实现步骤摘要】
动态精确度位串累加


[0001]本公开大体上涉及半导体存储器和方法，且更具体地，涉及用于动态精确度位串累加的设备、系统和方法。

技术介绍

[0002]存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器会需要功率以维持其数据(例如主机数据、误差数据等等)，并包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和闸流体随机存取存储器(TRAM)等等。非易失性存储器可通过在未供电时保存所存储数据来提供永久数据，且可以包含NAND快闪存储器、NOR快闪存储器和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)，例如自旋力矩传送随机存取存储器(STT RAM)等等。
[0003]存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令和/或指令以在计算机或电子系统处于运算中时供主机使用。例如，数据、命令和/或指令可在计算或其它电子系统的运算期间在主机与存储器装置之间传送。

技术实现思路

[0004]本公开的方面涉及一种用于动态精确度位串累加的方法，其包括：使用第一位串和第二位串执行递归运算的迭代；确定所述递归运算的所述迭代的结果包含所述结果的特定位子集中大于与所述特定位子集相关联的阈值位量的位量；将所述递归运算的所述迭代的结果写入第一寄存器；以及将与所述结果的所述特定位子集相关联的所述位的至少一部分写入第二寄存器。
[0005]本公开的另一方面涉及一种用于动态精确度位串累加的设备，其包括：处理装置，所述处理装置被配置成：使得使用位串运算元执行递归运算；确定对于所述递归运算的迭代已发生与表示所述递归运算的所述迭代的结果的位串的特定位子集相对应的溢出状况；以及响应于所述确定已发生所述溢出状况，将与所述特定位子集的至少一部分相对应的值写入耦合到所述处理装置的寄存器。
[0006]本公开的又一方面涉及一种用于动态精确度位串累加的系统，其包括：主机；处理装置，所述处理装置耦合到所述主机；以及第一寄存器和第二寄存器，所述第一寄存器和第二寄存器耦合到所述处理装置，其中所述处理装置被配置成：从所述主机接收使用第一位串和第二位串来启动执行第一递归运算的第一命令，所述命令包含与以下各项相对应的信息：执行递归运算时使用的第一位串和第二位串的位宽；和结合执行递归运算使用的所述第一寄存器、所述第二寄存器或两者的存储位置的量；使得使用所述第一位串和所述第二位串执行递归运算；将表示所述递归运算的迭代的结果的位串写入所述第一寄存器；确定对于所述递归运算的所述迭代已发生与表示所述递归运算的所述迭代的结果的所述位串
的特定位子集相对应的溢出状况；以及响应于所述确定已发生所述溢出状况，将与所述特定位子集的至少一部分相对应的值写入所述第二寄存器。
附图说明
[0007]图1A是根据本公开的多个实施例的呈包含处理装置和存储器资源的设备形式的功能框图。
[0008]图1B是根据本公开的多个实施例的呈包含处理装置和存储器资源的设备形式的另一功能框图。
[0009]图2A是根据本公开的多个实施例的呈包含含有主机和存储器装置的设备的计算系统形式的功能框图。
[0010]图2B是根据本公开的多个实施例的呈包含含有主机和存储器装置的设备的计算系统形式的另一功能框图。
[0011]图2C是根据本公开的多个实施例的呈包含主机、存储器装置、专用集成电路和现场可编程门阵列的计算系统形式的功能框图。
[0012]图3是具有es指数位的n位posit的实例。
[0013]图4A是3位posit的正值的实例。
[0014]图4B是使用两个指数位的posit构造的实例。
[0015]图5是根据本公开的多个实施例的呈加速电路系统形式的功能框图。
[0016]图6A是具有不同位长度的各种posit位串的实例。
[0017]图6B是具有不同位长度的各种posit位串的另一实例。
[0018]图7是根据本公开的多个实施例的表示用于动态精确度位串累加的实例方法的流程图。
具体实施方式
[0019]描述与动态精确度位串累加相关的系统、设备和方法。可以使用边缘计算装置来执行动态位串累加。在一个实例方法中，动态精确度位串累加可以包含使用第一位串和第二位串执行递归运算的迭代，以及确定所述递归运算的所述迭代的结果包含所述结果的特定位子集中大于与所述特定位子集相关联的阈值位量的位量。所述方法可进一步包含将所述递归运算的所述迭代的结果写入第一寄存器，并将与所述结果的所述特定位子集相关联的所述位的至少一部分写入第二寄存器。
[0020]计算系统可以执行范围广泛的运算，其可以包含各种计算，这可能需要不同的准确度。然而，计算系统具有有限数量的存储器，在所述存储器中存储用其执行计算的运算元。为了促进在由有限存储器资源施加的约束内使用由计算系统存储的运算元执行运算，可以特定格式存储运算元。为简单起见，一种此类格式被称为“浮点”格式或“浮点数(float)”(例如，IEEE 754浮点格式)。
[0021]根据浮点标准，在三个整数集或位集(一个位集被称为“基数”，一个位集被称为“指数”，且一个位集被称为“尾数”(或有效数字))方面表示位串(例如，可以表示数的位串)，例如二进制数串。整数集或位集定义其中存储二进制数串的格式，可在本文中称为“数字格式”或简单称为“格式”。例如，定义浮点位串的上文描述的位的三个整数集(例如，基
数、指数和尾数)可以被称为格式(例如，第一格式)。如下文更详细地描述，posit位串可以包含四个整数集或位集(例如，符号、状态、指数和尾数)，其也可以被称为“数字格式”或“格式”(例如，第二格式)。另外，根据浮点标准，可在位串中包含两个无限值(例如，+∞和
‑
∞)和/或两种“非数字值(NaN)”：静默NaN和信令NaN。
[0022]浮点标准已在计算系统中使用数年，且定义了用于由许多计算系统进行的计算的算术格式、互换格式、舍入规则、运算和异常处理。算术格式可以包含二进制和/或十进制浮点数据，其可以包含有限数字、无线值和/或特定NaN值。互换格式可以包含可用于交换浮点数据的编码(例如，位串)。舍入规则可以包含当在算术运算和/或转换运算期间舍入数字时可满足的一组特性。浮点运算可以包含算术运算和/或其它计算运算，如三角函数。异常处理可以包含异常条件的指示，如除以零、溢出等。
[0023]浮点的替代格式被称为“通用数”(unum)格式。存在可被称为“posit”和/或“有效”的若干形式的unum格式：I型unum、II型unum和III型unum。I型unum是IEEE 754标准浮点格式的超集，其在尾数的结尾处使用“ubit”指示实数是否是准确浮点数或是否介于相邻浮点数之间的区间中。I型unum中的符号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于动态精确度位串累加的方法，其包括：使用第一位串和第二位串执行(752)递归运算的迭代；确定(754)所述递归运算的所述迭代的结果包含所述结果的特定位子集(333、335、337、339、633、635、637、639)中大于与所述特定位子集(333、335、337、339、633、635、637、639)相关联的阈值位量的位量；将所述递归运算的所述迭代的结果写入(756)第一寄存器(109、209)；以及将与所述结果的所述特定位子集(333、335、337、339、633、635、637、639)相关联的所述位的至少一部分写入(758)第二寄存器(111、211)。2.根据权利要求1所述的方法，其中所述特定位子集包括与所述迭代的所述结果相对应的位串的尾数位子集(339、639)。3.根据权利要求1所述的方法，其进一步包括：从所述第二寄存器读取第一值，所述第一值包括与所述结果的所述特定位子集相关联的所述位的所述部分；从所述第一寄存器读取包括所述结果的第二值；以及使用所述第一值和所述第二值执行运算，以恢复所述运算的所述迭代的所述结果。4.根据权利要求1至3中任一项所述的方法，其进一步包括：使用所述第一位串和所述第二位串执行所述递归运算的后续迭代；确定所述递归运算的所述后续迭代的结果包含所述结果的所述特定位子集中大于与所述特定位子集相关联的所述阈值位量的位量；在所述第二寄存器中累加与所述结果的所述特定位子集相关联的所述位的所述部分。5.根据权利要求1至3中任一项所述的方法，其进一步包括：基于确定所述递归运算的所述迭代的所述结果包含所述结果的所述特定位子集中大于与所述特定位子集相关联的所述阈值位量的所述位量，确定满足溢出状况；以及对于所述递归运算的所述后续迭代，在所述第二寄存器中累加所述特定位子集的位，同时避免将与所述后续迭代的结果相关联的数据写入所述第一寄存器。6.根据权利要求1至3中任一项所述的方法，其进一步包括使用部署于边缘计算装置(520)内的电路系统来执行所述递归运算。7.一种用于动态精确度位串累加的设备，其包括：处理装置(122、222)，其被配置成：使得使用位串运算元执行递归运算；确定对于所述递归运算的迭代已发生与表示所述递归运算的所述迭代的结果的位串的特定位子集(333、335、337、339、633、635、637、639)相对应的溢出状况；以及响应于所述确定已发生所述溢出状况，将与所述特定位子集的至少一部分相对应的值写入耦合到所述处理装置(122、222)的寄存器(109、209、111、211)。8.根据权利要求7所述的设备，其中所述特定位子集包括表示所述迭代的所述结果的所述位串的尾数位子集(339、639)。9.根据权利要求7至8中任一项所述的设备，其中所述处理装置被配置成至少部分地基于与所述迭代的所述结果相关联的小数点的确定位置来确定已发生所述溢出状况，所述小数点的所述位置与被配置成存储所述结果的寄存器内的所述小数点的特定侧的存储位置

【专利技术属性】
技术研发人员：V，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：