噪声抑制电路制造技术

本发明专利技术公开了一种噪声抑制电路，包括第一电阻、第一晶体管、第二晶体管、第二电阻、第三晶体管、第四晶体管、第一耦合单元、第二耦合单元、第三电阻及第三电容。第一晶体管耦接于第一电阻与第一接点之间。第二晶体管耦接于第一接点与接地端之间。第三晶体管耦接于第二电阻与第二接点之间。第四晶体管耦接于第二接点与接地端之间。第一耦合单元耦接于第一晶体管的栅极与第二接点之间。第二耦合单元耦接于第三晶体管的栅极与第一接点之间。第三电阻及第三电容分别耦接于第一接点与第二接点之间。电容分别耦接于第一接点与第二接点之间。电容分别耦接于第一接点与第二接点之间。

【技术实现步骤摘要】
噪声抑制电路


[0001]本专利技术是与噪声抑制有关，尤其是关于一种具有良好的高频补偿特性的噪声抑制电路。

技术介绍

[0002]一般而言，当面板显示画面时，其前端的高速电路容易受到外部的射频(Radio frequency,RF)信号的干扰而接收到错误数据，导致面板所显示的画面出现异常，尤其是采用玻璃覆晶(Chip On Glass,COG)封装技术的产品更为明显。
[0003]传统上通常会采用电流模式逻辑(Current Mode Logic,CML)电路来改善上述现象。请参照图1，图1为现有的电流模式逻辑电路的示意图。如图1所示，现有的电流模式逻辑电路1包括第一电阻R1、第二电阻R2、第一晶体管M1、第二晶体管M2及第三晶体管M3。其中，第一晶体管M1耦接于第一电阻R1与第一接点N1之间；第二晶体管M2耦接于第二电阻R2与第一接点N1之间；第三晶体管M3耦接于第一接点N1与接地端GND之间。
[0004]虽然现有的电流模式逻辑电路1可提供大于1的共模抑制比(Common-Mode Rejection Ratio,CMRR)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种噪声抑制电路，其特征在于，包含：一第一电阻；一第一晶体管，耦接于该第一电阻与一第一接点之间；一第二晶体管，耦接于该第一接点与一接地端之间；一第二电阻；一第三晶体管，耦接于该第二电阻与一第二接点之间；一第四晶体管，耦接于该第二接点与该接地端之间；一第一耦合单元，耦接于该第一晶体管的栅极与该第二接点之间；一第二耦合单元，耦接于该第三晶体管的栅极与该第一接点之间；一第三电阻，耦接于该第一接点与该第二接点之间；以及一第三电容，耦接于该第一接点与该第二接点之间。2.根据权利要求1所述的噪声抑制电路，其特征在于，该第一耦合单元包含一第一电容。3.根据权利要求1所述的噪声抑制电路，其特征在于，该第二耦合单元包含一第二电容。4.根据权利要求1所述的噪声抑制电路，其特征在于，该噪声抑制电路提供的共模抑制比大于1，以减少受外部干扰所产生的共模噪声。5.根据权利要求4所述的噪声抑制电路，其特征在于，该外部干扰为来自移动设备的射频信号。6.根据权利要求1所述的噪声抑制电路，其特征在于，为一改良型的均衡器电路，具有高频放大信号的特性。7.根据权利要求1所述的噪声抑制电路，其特征在于，...

【专利技术属性】
技术研发人员：蔡孟庭，
申请(专利权)人：瑞鼎科技股份有限公司，
类型：发明
国别省市：