一种提高刻蚀效率的制造方法技术

本发明专利技术提出了一种提高刻蚀效率的制造方法，用以解决现有半导体芯片制造过程中，由于除波导外空白面积较大进而导致刻蚀工艺时间较长的问题。本发明专利技术的步骤为：根据半导体芯片的波导得到设计图形，在设计图形的周围设计马赛克图形，得到掩膜版图；根据掩膜版图制作芯片的掩膜版。本发明专利技术只需要在掩膜版图绘制的时候，在原来的掩膜版图周围生成马赛克，在不增加生产工艺流程和生产成本的情况下，能够有效缩短刻蚀工艺时间，提高了刻蚀效率，从而提高半导体芯片的整体生产效率。半导体芯片的整体生产效率。半导体芯片的整体生产效率。

【技术实现步骤摘要】
一种提高刻蚀效率的制造方法


[0001]本专利技术涉及半导体的
，尤其涉及一种提高刻蚀效率的制造方法。

技术介绍

[0002]在半导体
中，掩膜版是必不可少的工具，一些版图中光波导周围有大量空白区域，在使用正胶进行光刻的时候，除了波导以外的空白地方都需要刻蚀掉。由于大量的空白区域，使得刻蚀工艺时间较长，使半导体芯片总体的生产效率偏低。

技术实现思路

[0003]针对现有半导体芯片制造过程中，由于除波导外空白面积较大进而导致刻蚀工艺时间较长的技术问题，本专利技术提出一种提高刻蚀效率的制造方法，只需要在画芯片掩膜版图的时候加上合适的马赛克图形，并不引入多余的工艺，因此可提高总体的生产效率。
[0004]为了达到上述目的，本专利技术的技术方案是这样实现的：一种提高刻蚀效率的制造方法，其步骤如下：步骤S1：根据半导体芯片的波导得到设计图形，在设计图形的周围设计马赛克图形，得到掩膜版图；步骤S2：根据步骤S1的掩膜版图制作芯片的掩膜版。
[0005]所述步骤S1中得到掩膜版图的方法为：步骤S1.1、确定所需半导体芯片的外形形状；步骤S1.2、在外形形状和波导的周围生成辅助图形；步骤S1.3、使用大于半导体芯片的矩形减去生成的辅助图形生成空白区域，在空白区域填充保护芯片的马赛克图形；步骤S1.4、去掉步骤S1.2生成的辅助图形，形成所需要的最终图形为掩膜版图。
[0006]所述马赛克图形为覆盖空白区域的形状或填充的倾斜交叉线。
[0007]所述倾斜交叉线的倾斜角度为30
°
~60
°
。
[0008]所述马赛克图形的边缘距离半导体芯片的波导的距离的范围为50~150μm。
[0009]所述马赛克图形的边缘距离半导体芯片的波导的距离为50μm、100μm或150μm。
[0010]所述半导体芯片为PLC型光分路器、阵列波导光栅、可调光衰减器芯片、定制延时线或混频器中的一种。
[0011]所述半导体芯片的基底为单晶硅片或石英片。
[0012]所述PLC型光分路器或阵列波导光栅的制作步骤为：S3.1，对基底表面进行清洗；S3.2，在基底表面通过热氧化生成二氧化硅下包层；S3.3，在二氧化硅下包层上，使用等离子体增强化学气相沉积方法生长掺锗的二氧化硅波导芯层；S3.4，使用低压力化学气相沉积法生长多晶硅硬掩膜层，多晶硅硬掩膜层覆盖二
氧化硅下包层和掺锗的二氧化硅波导芯层；S3.5，在多晶硅硬掩膜层上涂光刻胶，并将光刻板上的图形即掩膜版图转移到光刻胶上；S3.6，刻蚀步骤S3.5中的多晶硅硬掩膜层，去除无用的光刻胶；S3.7，使用感应耦合等离子体刻蚀方法进行芯区刻蚀，得到所需的波导芯层；S3.8，去除剩余的多晶硅硬掩膜层；S3.9，利用低应力掺杂硼磷硅玻璃方法生长上包层；S3.10，上包层退火，退火后完成PLC型光分路器或阵列波导光栅的制作。
[0013]所述步骤S3.2中二氧化硅下包层的厚度范围为10~15μm；所述步骤S3.3中掺锗的二氧化硅波导芯层的厚度范围为4~8μm、宽度范围为4~8μm；所述步骤S3.4中多晶硅硬掩膜层厚度为1μm；所述步骤S3.7中芯区刻蚀深度比芯区厚度大0.3~0.4μm；所述步骤S3.9中上包层厚度范围为10~25μm；所述步骤S3.10中退火的温度范围为900~1100℃，退火时间范围为3~5小时。
[0014]与现有技术相比，本专利技术的有益效果：只需要在版图绘制的时候，在原来的版图周围生成马赛克，在不增加生产工艺流程和生产成本的情况下，能够有效缩短刻蚀工艺时间，提高了刻蚀效率，从而提高半导体芯片的整体生产效率。
附图说明
[0015]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术掩膜版图的制作流程，其中，a为半导体芯片，b为增加辅助图形，c为马赛克图形，d为掩膜版图（填实的马赛克）。
[0017]图2为本专利技术加了交叉波导马赛克图形的芯片结构。
[0018]图3为没有马赛克图形时的芯片温度分布图。
[0019]图4为本专利技术生成具有马赛克图形的芯片温度分布图。
具体实施方式
[0020]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0021]实施例1一种提高刻蚀效率的制造方法，其步骤如下：步骤S1：根据半导体芯片的波导得到设计图形，在设计图形的周围设计马赛克图形，得到掩膜版图；马赛克图形以保护芯片，并相应提高刻蚀效率。
[0022]加上马赛克图形后，芯片的刻蚀形貌更佳；没有马赛克图形的情况下，波导之外的空白区域都需要刻蚀去掉，加上马赛克之后，刻蚀的面积会大幅缩小，相应的刻蚀时间会减
少，进而相应地提高刻蚀效率。
[0023]确定所需芯片，根据所需芯片，画出所需要的芯片版图即设计图形。
[0024]得到掩膜版图的方法为：步骤S1.1、确定所需半导体芯片的形状。
[0025]如图1中的a所示，外形形状为芯片的具体形状，半导体外形形状为矩形，其中心设有Y型波导，该Y分支波导只是代表，并不是所有的波导中心都有Y型波导。
[0026]步骤S1.2、在波导的周围生成辅助图形；如图1中的b所示，辅助图形围绕在波导的四周，辅助图形是为了生成马赛克。
[0027]步骤S1.3、使用大于半导体芯片的矩形减去生成的辅助图形生成空白区域，在空白区域填充形成保护芯片的马赛克图形。如图1中的c所示，马赛克图形为覆盖空白区域的形状。这是最简单的马赛克，设计简单，适用于分路器等简单的芯片。
[0028]优选地，如图2所示，所述马赛克图形为填充的倾斜交叉线，且倾斜交叉线与外形形状或波导之间设有边框，马赛克图形为若干个填充空白区域的封闭的形状，对于阵列波导光栅芯片，此种形状可提高芯片的串扰性能。马赛克图形也可以是其他形状。所述倾斜交叉线的倾斜角度为30
°
~60
°
，优选地为45度倾斜交叉线，与全填充相比，提高芯片的串扰性能。
[0029]所述马赛克图形的边缘距离半导体芯片的波导的距离的范围为50~150μm。马赛克距离波导的尺寸根据不同折射率差有所调整，折射率差越大，马赛克距离可以适当减小。优选地，对于常规0.45%~0.75%折射率情况下，马赛克距离波导的尺寸一般为150μm，也可以是100μm或者50μm。
[0030]步骤S1.4、去掉步骤S1.2生成的辅助图形，如图1中的d所示，形成所需要的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高刻蚀效率的制造方法，其特征在于，其步骤如下：步骤S1：根据半导体芯片的波导得到设计图形，在设计图形的周围设计马赛克图形，得到掩膜版图；步骤S2：根据步骤S1的掩膜版图制作芯片的掩膜版。2.根据权利要求1所述的提高刻蚀效率的制造方法，其特征在于，所述步骤S1中得到掩膜版图的方法为：步骤S1.1、确定所需半导体芯片的形状；步骤S1.2、在波导的周围生成辅助图形；步骤S1.3、使用大于半导体芯片的矩形减去生成的辅助图形生成空白区域，在空白区域填充保护芯片的马赛克图形；步骤S1.4、去掉步骤S1.2生成的辅助图形，形成所需要的最终图形为掩膜版图。3.根据权利要求2所述的提高刻蚀效率的制造方法，其特征在于，所述马赛克图形为覆盖空白区域的形状或填充的倾斜交叉线。4.根据权利要求3所述的提高刻蚀效率的制造方法，其特征在于，所述倾斜交叉线的倾斜角度为30
°
~60
°
。5.根据权利要求1或4所述的提高刻蚀效率的制造方法，其特征在于，所述马赛克图形的边缘距离半导体芯片的波导的距离的范围为50~150μm。6.根据权利要求5所述的提高刻蚀效率的制造方法，其特征在于，所述马赛克图形的边缘距离半导体芯片的波导的距离为50μm、100μm或150μm。7.根据权利要求1
‑
4、5中任意一项所述的提高刻蚀效率的制造方法，其特征在于，所述半导体芯片为PLC型光分路器、阵列波导光栅、可调光衰减器芯片、定制延时线或混频器中的一种。8.根据权利要...

【专利技术属性】
技术研发人员：孙冰丽，陈军，王亚萍，孙健，苏晓华，常夏森，宋祎杰，丁福康，
申请(专利权)人：河南仕佳光子科技股份有限公司，
类型：发明
国别省市：