减小半导体器件中的沟道间距制造技术

本说明书公开了一种用于倍增半导体器件的间距的方法。所述方法包括在第一层上形成图案化的掩模层，其中所述图案化的掩模层具有第一线宽。然后可以蚀刻所述第一层，以形成第一多个倾斜侧壁。在去除所述图案化的掩模的一部分以致所述图案化的掩模层具有小于所述第一线宽的第二线宽之后，所述第一层可以被再次蚀刻以形成第二多个倾斜侧壁。然后去除所述图案化的掩模层。所述第一层被再次蚀刻，以形成第三多个倾斜侧壁。所述第一多个倾斜侧壁、所述第二多个倾斜侧壁和所述第三多个倾斜侧壁可以形成平行的三角形沟道的阵列。在一种实施方式中，这些沟道是在三角形线沟道ＭＯＳＦＥＴ（３００）的制造中形成的，该ＭＯＳＦＥＴ（３００）包括多个平行的三角形线沟道（３２５），掩埋氧化层（３１０），栅氧化层（３６０）和栅极（３７５）。

【技术实现步骤摘要】
【国外来华专利技术】
0001本专利技术涉及半导体器件以及用于减小半导体器件的特征尺寸的方法。更具体而言，本专利技术涉及半导体器件以及用来形成具有沟道 阵列的半导体器件的方法，该沟道阵列具有减小的线路/空间特征尺寸 和增大的电流面积。
技术介绍
0002对更高封装密度、更快电路速度以及更低功耗的要求驱使半 导体器件向更小的尺寸进行攀登。例如对于诸如金属氧化半导体场效 应晶体管(MOSFET)的器件而言，沟道长度的特征尺寸已经接近O. 1 (im(100 nm)。然而，随着这些器件的沟道长度降低到100 nm以下，则 会出现问题。0003一个问题是，栅氧化层的厚度必须与沟道长度成比例地减小， 以控制短沟道效应并维持良好的亚阈值关断斜率。随着栅氧化层的厚 度减小，量子力学隧道效应成为导致栅极漏电流增大的一个因素。对 该问题的一个解决方案是形成拐角控制(corner dominated)的半导 体器件，该器件对于特定的氧化物厚度，会产生陡峭的亚阈值斜率(subthreshold slope)。还应当对这种器件进行设计，以保证电流的 有效面积不被减小。0004与柱形或矩形线沟道相比，利用三角形线沟道的传统拐角控 制的半导体器件通过提供二倍的线沟道数量增加了拐角的数量和电流 的面积。图1A-1C显示了一种形成三角形沟道阵列的传统方法。如图 1A所示，传统的三角形沟道阵列是通过在硅层20上形成光刻线图案 30制成的。在图1B中，第一各向同性蚀刻去除了硅层20的一部分， 以形成具有倾斜侧壁的多个结构23。选择性的氧化在结构23的倾斜侧壁上形成了 Si02层40。参考图1C，光刻线图案30被去除，并执行第 二各向同性蚀刻。第二各向同性蚀刻去除了结构23的另一部分以形成 另外的倾斜侧壁，该倾斜侧壁与从第一各向同性蚀刻中形成的倾斜侧 壁一起形成了传统的平行的三角形线阵列25。0005然而，形成拐角控制的半导体器件的传统方法局限于对每个 光刻线图案30仅形成两个三角形。而且，产生的线沟道阵列的间距被 限制在光刻线图案宽度的二倍以内，这也称作临界尺寸。0006因此，需要克服现有技术的这些问题以及其它问题，并且需 要提供一种增加拐角的数量并最大化电流面积的间距倍增工艺。
技术实现思路
0007根据各个实施例，本专利技术教示包括一种形成半导体器件的方 法，该方法包括在第一层上形成图案化的掩模层，其中所述图案化的 掩模层具有第一线宽。然后，所述第一层可被蚀刻以形成第一多个倾 斜壁。所述图案化的掩模的一部分可以被去除，以便所述图案化的掩 模层具有小于所述第一线宽的第二线宽。所述第一层可被蚀刻以形成 第二多个倾斜壁，并且可以去除所述图案化的掩模层。然后，所述第 一层可被蚀刻以形成第三多个倾斜壁，其中所述第一多个倾斜侧壁， 所述第二多个倾斜侧壁和所述第三多个倾斜侧壁形成平行的三角形沟 道的阵列。0008根据各个实施例，本专利技术教示还包括一种形成半导体器件的 方法，该方法包括在硅层上形成图案化的掩模层，其中所述图案化的 掩模层具有第一线宽。可对所述硅层进行各向异性蚀刻，以形成第一 多个倾斜侧壁。然后，可以在所述第一多个倾斜侧壁上形成氧化层。 可以蚀刻所述图案化的掩模层，以便所述图案化的掩模层具有小于所 述第一线宽的第二线宽。可以各向异性地蚀刻所述第一硅层，以形成 第二多个倾斜侧壁。可以在所述第二多个倾斜侧壁上形成氧化层，并 且可以去除所述图案化的掩模层。可以各向异性地蚀刻所述硅层，以 形成第三多个倾斜侧壁，其中所述第一多个倾斜壁，所述第二多个倾 斜侧壁和所述第三多个倾斜侧壁形成三角形线沟道阵列。0009根据各个实施例，本专利技术教示进一步包括一种形成半导体器件的方法，该方法包括在硅层上形成图案化的掩模层，其中所述图案 化的掩模层具有第一线宽。可以各向异性地蚀刻所述硅层，以露出第 一多个(111)平面，并且可以在露出的第一多个(111)平面上形成氧 化层。然后，可以蚀刻所述图案化的掩模层以减小线宽。可以各向异 性地蚀刻硅层，以露出第二多个(111)平面，并且可以在露出的第二 多个(111)平面上形成氧化层。可以去除所述图案化的掩模层，并且 所述硅层被各向异性蚀刻以露出第三多个(111)平面，其中所述第一 多个(111)平面，所述第二多个(111)平面和所述第三多个(111) 平面形成三角形线沟道阵列。0010根据各个实施例，本专利技术教示还包括一种半导体器件，其包 括第一层和在所述第一层上布置的多个平行的三角形沟道。所述多个 平行的三角形沟道可以具有小于临界尺寸(CD)的间距。0011要理解，上文的概括描述和下文的详细描述都只是作为示例 和解释，并不像权利要求那样限制本专利技术。0012包含于本说明书并构成了其一部分的附图，图解说明了本发 明的几个实施例，并和说明书一起用来解释本专利技术的原理。附图说明0013图1A-C描述了一种对每个光刻线形成两个三角形线的传统方 法的横截面图。0014图2描述了根据本专利技术示例性的实施例在一种形成三角形线 沟道的方法中的图案化掩模的横截面图。0015图3描述了根据本专利技术示例性的实施例在一种形成三角形线 沟道的方法中所形成的第一多个倾斜侧壁的横截面图。0016图4描述了根据本专利技术示例性的实施例在一种形成三角形线 沟道的方法中减小图案化掩模层的光刻线宽的横截面图。0017图5描述了根据本专利技术示例性的实施例在一种形成三角形线 沟道的方法中所形成的第二多个倾斜侧壁的横截面图。0018图6描述了根据本专利技术示例性的实施例的平行的三角形线沟 道阵列的横截面图。0019图7描述了根据本专利技术示例性的实施例、具有平行的三角形 线沟道阵列的栅极结构的横截面图。具体实施例方式0020在以下描述中，参照了构成部分描述的附图，并且所示附图 说明了可以实施本专利技术的具体示例性实施例。对这些实施例进行了足 够详细的描述，以使本领域技术人员可以实施本专利技术，并且要理解的 是，可以利用其它的实施例，以及可以进行改动而不偏离本专利技术的范 围。因此，以下描述不是以限制意义进行的。0021尽管对本专利技术较宽范围加以阐述的数值范围和参数是近似的， 但是在具体实例中所陈述的数值尽可能准确地给出。然而，任何数值 固有地包含特定的误差，这些误差必然是由在其各自的试验测量中存 在的标准偏差产生的。而且，本说明书所公开的所有范围要理解成包 括其中所包含的任何及所有子范围。例如，小于10的范围可以包括 介于(并包括)最小值为零和最大值为IO之间的任何及所有子范围， 即具有最小值等于或大于零和最大值等于或小于10的任何及所有子范 围，例如1到5。0022本文使用的术语临界尺寸和CD指的是光刻线图案中 的元件宽度。0023本文使用的术语间距指的是线沟道阵列中的相邻线沟道 之间的中心-中心的距离。0024图2-7根据本专利技术的各个实施例，描述了具有平行的三角线沟道阵列的示例性半导体器件和用以形成具有平行的三角形线沟道阵列的半导体器件的制造方法。与传统的拐角控制的器件相比，由示例性方法所形成的半导体器件可以增加拐角的数量和电流流过的面积。 而且，陡峭的亚阔值电压斜率(由于改善的栅极静电)允许从沟道中去除搀杂剂，而这又提高了载流子迁移率，因此引起驱动电流的增加。0025现在将根据本专利技术的各个实施例，对用于制造具有平行的本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，包括：在第一层上形成图案化的掩模层，其中所述图案化的掩模层具有第一线宽；蚀刻所述第一层以形成第一多个倾斜侧壁；去除所述图案化的掩模的一部分，以便所述图案化的掩模层具有小于所述第一线宽的第二线宽；蚀刻所述第一层以形成第二多个倾斜侧壁；去除所述图案化的掩模层；和蚀刻所述第一层，以形成第三多个倾斜侧壁，其中所述第一多个倾斜侧壁、所述第二多个倾斜侧壁和所述第三多个倾斜侧壁形成三角形沟道阵列。

【技术特征摘要】
【国外来华专利技术】US 2004-11-29 10/997,9361.一种形成半导体器件的方法，包括在第一层上形成图案化的掩模层，其中所述图案化的掩模层具有第一线宽；蚀刻所述第一层以形成第一多个倾斜侧壁；去除所述图案化的掩模的一部分，以便所述图案化的掩模层具有小于所述第一线宽的第二线宽；蚀刻所述第一层以形成第二多个倾斜侧壁；去除所述图案化的掩模层；和蚀刻所述第一层，以形成第三多个倾斜侧壁，其中所述第一多个倾斜侧壁、所述第二多个倾斜侧壁和所述第三多个倾斜侧壁形成三角形沟道阵列。2. 根据权利要求1所述的方法，进一步包括在蚀刻所述第一层以 形成第一多个倾斜侧壁的步骤之后，在所述第一多个倾斜侧壁上形成 氧化层。3. 根据权利要求1或2所述的方法，进一步包括在所述第二多个 倾斜侧壁上形成氧化层。4. 根据权利要求1-3中任一项所述的方法，其中为形成所述第一 多个倾斜侧壁而蚀刻所述第一层使所述第一层的(111)平面露出。5. 根据权利要求1-4中任一项所述的方法，其中蚀刻所述第一层 包括利用蚀刻剂各向异性地蚀刻所述第一层，所述蚀刻剂包含氢氧化 四甲铵。6. 根据权利要求1-5中任一项所述的方法，其中去除所述图案化...

【专利技术属性】
技术研发人员：R韦努戈佩尔，C瓦斯休伯，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：US[美国]