映射信息记录方法以及存储器控制电路单元与存储装置制造方法及图纸

本发明专利技术提供一种映射信息记录方法以及存储器控制电路单元与存储装置，所述映射信息记录方法用于可复写式非易失性存储器模块，可复写式非易失性存储器模块包括多个实体抹除单元，每一实体抹除单元包括多个实体程序化单元。该方法包括：从主机系统中接收第一连续数据，主机系统指示将第一连续数据存储至第一连续逻辑地址；建立连续映射表，用以记录第一连续逻辑地址的起始逻辑地址、第一连续逻辑地址的长度及位图；将第一连续数据写入至第一实体程序化单元中；以及将位图中与第一连续逻辑地址对应的虚拟区块的位标记为有效状态，对虚拟区块进行编号并且将编号记录至连续映射表。区块进行编号并且将编号记录至连续映射表。区块进行编号并且将编号记录至连续映射表。

【技术实现步骤摘要】
映射信息记录方法以及存储器控制电路单元与存储装置


[0001]本专利技术涉及一种映射信息记录方法、存储器控制电路单元与存储器存储装置。

技术介绍

[0002]数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non
‑
volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以闪存作为存储媒体的存储装置。因此，近年闪存产业成为电子产业中相当热门的一环。
[0003]一般而言，使用可复写式非易失性存储器模块作为存储媒体的存储器存储装置会建立逻辑
‑
实体映射表来记录逻辑地址与实体抹除单元或逻辑地址与实体程序化单元之间的映射信息，使主机系统可顺利存取可复写式非易失性存储器模块的数据。又或者，对于连续写入的数据，存储器存储装置会因应后续的随机读写数据而建立连续映射表以记录对应连续写入的数据的起始逻辑地址、起始实体程序化单元与连续写入的数据的长度，以较少的数据量来记录逻辑地址与实体程序化单元的映射关系，由此以于快闪存储器存储系统的有限的随机存取存储器空间中更为快速有效地随机读取连续写入的数据。然而，此种方式在连续写入数据至可复写式非易失性存储器模块之后，若连续写入的数据中有一部分数据被覆写，则容易导致此连续映射表失效而无法再使用此连续映射表读取数据。
[0004]因此，如何有效地记录逻辑地址与实体地址之间的映射关系，以提升数据的访问速度是此领域技术人员所致力的目标。

技术实现思路

[0005]本专利技术提供一种映射信息记录方法、存储器控制器与存储器存储装置，可有效地使用连续映射表读取写入的数据，以提升数据的访问速度。
[0006]本专利技术的一范例实施例提供一种映射信息记录方法，其用于可复写式非易失性存储器模块，其中可复写式非易失性存储器模块包括多个实体抹除单元，每一该些实体抹除单元包括多个实体程序化单元，映射信息记录方法包括：从主机系统中接收多笔第一连续数据，其中主机系统指示将该些第一连续数据存储至多个逻辑地址之中的多个第一连续逻辑地址中；建立至少一连续映射表，其中连续映射表用以记录该些第一连续数据存储至该些第一连续逻辑地址中的起始逻辑地址、该些第一连续逻辑地址的长度以及位图；将该些第一连续数据写入至该些实体抹除单元的实体程序化单元之中的多个第一实体程序化单元中；以及将位图中与该些第一连续逻辑地址对应的多个虚拟区块的位标记为有效状态，对该些虚拟区块进行编号并且将编号记录至至少一连续映射表中。
[0007]在本专利技术的一范例实施例中，映射信息记录方法还包括：从主机系统中接收至少一笔随机数据，其中主机系统指示将至少一笔随机数据存储至该些第一连续逻辑地址的至少一第二逻辑地址中；将至少一笔随机数据覆写至该些第一实体程序化单元中的多个第二
实体程序化单元；以及将位图中与至少一第二逻辑地址对应的该些虚拟区块的位标记为无效状态。
[0008]在本专利技术的一范例实施例中，其中至少一连续映射表至少包括起始逻辑地址字段、虚拟区块编号字段以及长度字段，其中起始逻辑地址字段用以记录该些第一连续数据存储至该些第一连续逻辑地址中的起始逻辑地址，虚拟区块编号字段用以记录与该些第一连续逻辑地址对应的该些虚拟区块的编号，并且长度字段记录该些第一连续逻辑地址的长度。
[0009]在本专利技术的一范例实施例中，其中该映射信息记录方法还包括：建立至少一逻辑
‑
实体地址映射表并且将至少一逻辑
‑
实体地址映射表存储至可复写式非易失性存储器模块，并且在至少一逻辑
‑
实体地址映射表中更新该些第一连续逻辑地址与该些第一实体程序化单元之间的映射关系。
[0010]在本专利技术的一范例实施例中，其中在将该些第一连续数据以及至少一笔随机数据写入可复写式非易失性存储器模块的实体程序化单元之后，映射信息记录方法还包括：从主机系统中接收读取指令；判断对应读取指令指示的逻辑地址是否包括至少一第二逻辑地址；以及倘若对应读取指令指示的逻辑地址未包括至少一第二逻辑地址，根据至少一连续映射表从可复写式非易失性存储器模块中读取对应读取指令的读取数据。
[0011]在本专利技术的一范例实施例中，其中映射信息记录方法还包括：倘若对应读取指令指示的逻辑地址包括至少一第二逻辑地址，对于对应读取指令指示的逻辑地址中与至少一第二逻辑地址相同的逻辑地址，依据至少一逻辑
‑
实体地址映射表从可复写式非易失性存储器模块中读取对应读取指令指示的逻辑地址中与至少一第二逻辑地址相同的逻辑地址的数据，以及对于对应读取指令指示的逻辑地址中与至少一第二逻辑地址不同的逻辑地址，依据至少一连续映射表从可复写式非易失性存储器模块中读取对应读取指令指示的逻辑地址中与至少一第二逻辑地址不同的逻辑地址的数据。
[0012]在本专利技术的一范例实施例中，其中在将该些第一连续数据以及至少一笔随机数据写入可复写式非易失性存储器模块的实体程序化单元之后，映射信息记录方法还包括：从主机系统中接收一读取指令；依据位图中的位的状态判断映射至第二逻辑地址的第二实体程序化单元是否已被至少一笔随机数据覆写；倘若映射至第二逻辑地址的第二实体程序化单元未被至少一笔随机数据覆写，依据至少一连续映射表从可复写式非易失性存储器模块中读取数据；以及倘若映射至第二逻辑地址的第二实体程序化单元已被随机数据覆写，依据至少一逻辑
‑
实体地址映射表从可复写式非易失性存储器模块中读取数据。
[0013]本专利技术的的另一范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。连接接口单元用以耦接至主机系统。可复写式非易失性存储器模块包括多个实体抹除单元，每一该些实体抹除单元包括多个实体程序化单元。存储器控制电路单元耦接至连接接口单元与可复写式非易失性存储器模块。其中存储器控制电路单元用以从主机系统中接收多笔第一连续数据，其中主机系统指示将该些第一连续数据存储至多个逻辑地址之中的多个第一连续逻辑地址中。存储器控制电路单元更用以建立至少一连续映射表，其中至少一连续映射表用以记录该些第一连续数据存储至该些第一连续逻辑地址中的起始逻辑地址、该些第一连续逻辑地址的长度以及位图。存储器控制电路单元更用以将该些第一连续数据写入至该些实体抹除单元的实体程序
化单元之中的多个第一实体程序化单元中。存储器控制电路单元更用以将位图中与该些第一连续逻辑地址对应的多个虚拟区块的位标记为有效状态，对该些虚拟区块进行编号并且将编号记录至至少一连续映射表中。
[0014]在本专利技术的一范例实施例中，其中存储器控制电路单元更用以从主机系统中接收至少一笔随机数据，其中主机系统指示将至少一笔随机数据存储至该些第一连续逻辑地址的至少一第二逻辑地址中，存储器控制电路单元更用以将至少一笔随机数据覆写至该些第一实体程序化单元中的多个第二实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种映射信息记录方法，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体抹除单元，每一所述多个实体抹除单元包括多个实体程序化单元，其特征在于，包括：从主机系统中接收多笔第一连续数据，其中所述主机系统指示将所述多个第一连续数据存储至多个逻辑地址之中的多个第一连续逻辑地址中；建立至少一连续映射表，其中所述至少一连续映射表用以记录所述多个第一连续数据存储至所述多个第一连续逻辑地址中的起始逻辑地址、所述多个第一连续逻辑地址的长度以及位图；将所述多个第一连续数据写入至所述多个实体抹除单元的实体程序化单元之中的多个第一实体程序化单元中；以及将所述位图中与所述多个第一连续逻辑地址对应的多个虚拟区块的位标记为有效状态，对所述多个虚拟区块进行编号并且将所述编号记录至所述至少一连续映射表中。2.根据权利要求1所述的映射信息记录方法，其特征在于，还包括：从所述主机系统中接收至少一笔随机数据，其中所述主机系统指示将所述至少一笔随机数据存储至所述多个第一连续逻辑地址的至少一第二逻辑地址中；将所述至少一笔随机数据覆写至所述多个第一实体程序化单元中的多个第二实体程序化单元；以及将所述位图中与所述至少一第二逻辑地址对应的所述多个虚拟区块的位标记为无效状态。3.根据权利要求2所述的映射信息记录方法，其特征在于，所述至少一连续映射表至少包括起始逻辑地址字段、虚拟区块编号字段以及长度字段，其中所述起始逻辑地址字段用以记录所述多个第一连续数据存储至所述多个第一连续逻辑地址中的所述起始逻辑地址，所述虚拟区块编号字段用以记录与所述多个第一连续逻辑地址对应的所述多个虚拟区块的编号，并且所述长度字段记录所述多个第一连续逻辑地址的所述长度。4.根据权利要求2所述的映射信息记录方法，其特征在于，所述映射信息记录方法还包括：建立至少一逻辑
‑
实体地址映射表并且将所述至少一逻辑
‑
实体地址映射表存储至所述可复写式非易失性存储器模块，并且在所述至少一逻辑
‑
实体地址映射表中更新所述多个第一连续逻辑地址与所述多个第一实体程序化单元之间的映射关系。5.根据权利要求4所述的映射信息记录方法，在将所述多个第一连续数据以及所述至少一笔随机数据写入所述可复写式非易失性存储器模块的实体程序化单元之后，其特征在于，还包括：从所述主机系统中接收一读取指令；判断对应所述读取指令指示的逻辑地址是否包括所述至少一第二逻辑地址；以及倘若对应所述读取指令指示的逻辑地址未包括所述至少一第二逻辑地址，根据所述至少一连续映射表从所述可复写式非易失性存储器模块中读取对应所述读取指令的读取数据。6.根据权利要求5所述的映射信息记录方法，其特征在于，还包括：倘若对应所述读取指令指示的逻辑地址包括所述至少一第二逻辑地址，
对于对应所述读取指令指示的逻辑地址中与所述至少一第二逻辑地址相同的逻辑地址，依据所述至少一逻辑
‑
实体地址映射表从所述可复写式非易失性存储器模块中读取对应所述读取指令指示的逻辑地址中与所述至少一第二逻辑地址相同的逻辑地址的数据，以及对于对应所述读取指令指示的逻辑地址中与所述至少一第二逻辑地址不同的逻辑地址，依据所述至少一连续映射表从所述可复写式非易失性存储器模块中读取对应所述读取指令指示的逻辑地址中与所述至少一第二逻辑地址不同的逻辑地址的数据。7.根据权利要求4所述的映射信息记录方法，在将所述多个第一连续数据以及所述至少一笔随机数据写入所述可复写式非易失性存储器模块的实体程序化单元之后，其特征在于，还包括：从所述主机系统中接收读取指令；依据所述位图中的位的状态判断映射至所述第二逻辑地址的第二实体程序化单元是否已被所述至少一笔随机数据覆写；倘若映射至所述第二逻辑地址的第二实体程序化单元未被所述至少一笔随机数据覆写，依据所述至少一连续映射表从所述可复写式非易失性存储器模块中读取数据；以及倘若映射至所述第二逻辑地址的第二实体程序化单元已被随机数据覆写，依据所述至少一逻辑
‑
实体地址映射表从所述可复写式非易失性存储器模块中读取数据。8.一种存储器存储装置，其特征在于，包括：连接接口单元，用以耦接至主机系统；可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体抹除单元，每一所述多个实体抹除单元包括多个实体程序化单元；以及存储器控制电路单元，耦接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以从主机系统中接收多笔第一连续数据，其中所述主机系统指示将所述多个第一连续数据存储至多个逻辑地址之中的多个第一连续逻辑地址中，其中所述存储器控制电路单元用以建立至少一连续映射表，其中所述至少一连续映射表用以记录所述多个第一连续数据存储至所述多个第一连续逻辑地址中的起始逻辑地址、所述多个第一连续逻辑地址的长度以及位图，其中所述存储器控制电路单元用以将所述多个第一连续数据写入至所述多个实体抹除单元的实体程序化单元之中的多个第一实体程序化单元中，以及其中所述存储器控制电路单元用以将所述位图中与所述多个第一连续逻辑地址对应的多个虚拟区块的位标记为有效状态，对所述多个虚拟区块进行编号并且将所述编号记录至所述至少一连续映射表中。9.根据权利要求8所述的存储器存储装置，其特征在于，所述存储器控制电路单元更用以从所述主机系统中接收至少一笔随机数据，其中所述主机系统指示将所述至少一笔随机数据存储至所述多个第一连续逻辑地址的至少一第二逻辑地址中，所述存储器控制电路单元更用以将所述至少一笔随机数据覆写至所述多个第一实体
程序化单元中的多个第二实体程序化单元，以及所述存储器控制电路单元更用以将所述位图中与所述至少一第二逻辑地址对应的所述多个虚拟区块的位标记为无效状态。10.根据权利要求9所述的存储器存储装置，其特征在于，所述至少一连续映射表至少包括起始逻辑地址字段、虚拟区块编号字段以及长度字段，其中所述起始逻辑地址字段用以记录所述多个第一连续数据存储至所述多个第一连续逻辑地址中的所述起始逻辑地址，所述虚拟区块编号字段用以记录与所述多个第一连续逻辑地址对应的所述多个虚拟区块的编号，并且所述长度字段记录所述多个第一连续逻辑地址的所述长度。11.根据权利要求9所述的存储器存储装置，其特征在于，其中所述存储器控制电路单元更用以建立至少一逻辑
‑
实体地址映射表并且将所述至少一逻辑
‑
实体地址映射表存储至所述可复写式非易失性存储器模块，并且在所述至少一逻辑
‑
实体地址映射表中更新所述多个第一连续逻辑地址与所述多个第一实体程序化单元之间的映射关系。12.根据权利要求11所述的存储器存储装置，在所述存储器控制电路单元将所述多个第一连续数据以及所述至少一笔随机数据写入所述可复写式非易失性存储器模块的实体程序化单元之后，其特征在于，所述存...

【专利技术属性】
技术研发人员：朱启傲，张静，
申请(专利权)人：合肥兆芯电子有限公司，
类型：发明
国别省市：