一种降低欧姆压降的芯片及其方法技术

本发明专利技术涉及一种降低欧姆压降的芯片，包括：电压调制器，集成于芯片内部；至少一个电源管脚，设置于芯片周围；所述电压调制器的输出连接至所述电源管脚，所述电源管脚互相连接并接入芯片的供电网。本发明专利技术还提供了相应的降低芯片的欧姆压降的方法。根据本发明专利技术的芯片及其方法可以有效地降低芯片的欧姆压降，并且简单且易于实现。

【技术实现步骤摘要】

本专利技术涉及一种芯片，特别是能够降低欧姆压降的芯片以及降低 欧姆压降的方法。
技术介绍
芯片的供电是芯片元件正常工作的保证。芯片的供电又包括IO供 电和内核(CORE)供电。对于内核供电来说，由于芯片的集成度越来 越大， 一个芯片上的逻辑门的数量也越来越多，供电电源在芯片内核 上的走线也越来越长，电压在电源线上的压降也越来越大。另一方面， 随着半导体技术的发展，芯片内核电压的值越来越低，使得器件抗电 源压降的范围越来越小，这样就有可能出现某些离电源过远的器件供 电电压不足而影响其正常工作的情况，这种现象称为欧姆压降(IR Drop)。欧姆压降的出现会增大电路的延时，还会增大时钟网络的时钟 扭斜，从而减小数据的保持时间，或者会增大信号的扭斜，减小信号 的建立时间，这都会造成数据信号的传输延迟和电平不可预测，导致 数据传输错误。因此，欧姆压降对芯片的时序和可靠性影响越来越大， 严重时会导致芯片无法正常工作或部分失效，制约芯片的工作。在芯片技术发展的初期，10电压和C0RE电压是一样的，可以用一 个电压来提供。随着深亚微米技术的发展，为了降低功耗，C0RE电压 越来越低，而另一方面，由于PCB系统上的噪声的影响，IO电压依然 保持不变。因此，需要在系统上为芯片提供两个电压。现有技术中的 部分芯片通过在芯片四周设置不同的电源管脚(PAD)来分别为芯片 IO和CORB供电。这样，对于芯片内核来说，可以通过直接增加给CORE 供电的电源PAD数目的方式来降低欧姆压降。这些电源PAD可以在芯 片内部交织成网，使得器件就近接入电源，从而在一定程度上降低欧 姆压降。但是，这种方案的缺点是首先，分别为IO和CORE供电的 方式给系统造成了额外的开销，其次，为了降低欧姆压降而大量增加 电源PAD，必然要求芯片封装的针脚(PIN)的数目增加，因此要受到芯片PIN数目的限制。随着芯片集成度的提高，为了节约成本，另一部分芯片在芯片内 部集成一个电压调制器VR (Voltage Regulator),通过VR来为CORE 供电。在这种情况下，VR的输入为IO电压，输出为CORE电压。这样 带来的优点是节约了系统上的成本，系统只需要为芯片提供一个10电 压就可以了。但是对这样的芯片而言，CORE直接由VR供电，使得离 VR较远器件的欧姆压降比较突出，不容忽略。由于造成欧姆压降的原因主要是由于CORE电源线的电阻过大造成 的，降低电阻就可以减少甚至消除欧姆压降造成的影响。最直观的降 低电阻的方法有两个，减小电源线的长度或增加电源线的宽度。对于 给定的设计来讲，芯片的面积是固定的，因此电源线的长度也是固定 的；对于增加电源线的宽度，这将带来芯片面积的增加，导致成本的 上升，也是不可取的。因此，需要一种新的方法来降低这种芯片的欧 姆压降。
技术实现思路
本专利技术的目的在于降低芯片的欧姆压降。 根据本专利技术的第一方面，提供了一种芯片，包括 电压调制器，集成于芯片内部； 至少一个电源管脚，设置于芯片周围；所述电压调制器的输出连接至所述电源管脚，所述电源管脚互相 连接并接入芯片的供电网。在第一方面中，优选的是所述电压调制器的输出同时接入芯片供 电网。在优选方案中，所述电压调制器的输出直接连接至最近的一个电 源管脚。在替代方案中，所述电压调制器的输出直接连接至多个电源 管脚。在优选方案中，所述电压调制器的输出通过外部电源线连接至电 源管脚，电源管脚之间通过所述外部电源线互相连接。进一步优选地，所述外部电源线位于芯片封装之内。在替代方案 中，所述外部电源线位于PCB上。根据本专利技术的第二方面，提供了一种降低芯片欧姆压降的方法，包括将芯片的电压调制器的输出连接至电源管脚，将所述电源管脚互 相连接并接入芯片的供电网，其中电压调制器集成于芯片内部，电源 管脚设置于芯片周围。在第二方面中，优选的是将所述电压调制器的输出也接入芯片供 电网。在优选方案中，可以将电压调制器的输出直接连接至最近的一个 电源管脚或直接连接至多个电源管脚。在另一优选方案中，可以将所述电压调制器的输出通过外部电源 线连接至电源管脚，并将电源管脚也通过该外部电源线互相连接。本专利技术的芯片以及其方法，以新的角度提供了降低欧姆压降的方 案。运用本专利技术的方案，可以有效降低芯片内的欧姆压降，并且实施 简单，易于实现。附图说明下面结合附图详细描述本专利技术的具体实施方案，其中 图l是本专利技术一个实施方案的芯片结构示意图；以及 图2是本专利技术另一个实施方案的芯片结构示意图。具体实施方式本专利技术的一种实施方案的结构示意图如图l所示。图中用边长为 a的正方形IOO表示棵芯片(die)，在该芯片内部集成了 一个VR 110。 VR的输入为IO电压，输出的大小为CORE所需的电压。芯片内部的虚 线示意性示出芯片的供电网。VR的输出就近连接到芯片供电网上，为 芯片C0RB供电。在简化模型中，通常假定欧姆压降与VR距离芯片器 件的距离成正比。在最恶劣情况的假定下，VR距离芯片器件的距离最 远可以是正方形的对角线V^a,约1.4a。为了降低欧姆压降，本专利技术的方案之一在芯片四周增加了 4个电 源PAD，即PADA1 A4。这些电源PAD设置在芯片(die)边缘，分别 位于芯片周围的四条边上。并且，将VR的输出电压在供给CORE的前 提下同时输出给电源PAD。在本实施方案中，VR的输出连接至距离最 近的电源PAD，即PAD Al。由于封装之内有较多的布线资源，其他没 有与VR直接相连的电源PAD,即PAD2-4，在封装120之内、棵芯片100外沿通过电源线130与PAD Al连接在一起，然后就近接入芯片供 电网。从VR到电源PAD1之间没有其他器件接入，电源线的电阻可以忽 略，因此，从VR到电源PAD1的压降可以忽略。多个电源PAD在封装 之内互相连接，它们之间的电源线的电阻相对于芯片内部电阻来说可 以忽略不计，因此，电源PAD之间的压降也可以忽略不计。这样，就 相当于在芯片四周增加了 4个电源输入点，成为芯片的辅助供电电源。 在如此增加了 4个电源PAD的情况下，芯片内部电源线走过的最大长 度变为V^a/2，约0. 7a，减为原来的一半。于是，欧姆压降也近似减 为原来的一半。同时，电源PAD由芯片内部的VR提供输入，并不消耗 封装上的PIN资源。图2示出本专利技术的另一实施方案的结构示意图。如图中所示，芯 片DIE200四周增加了 8个电源PAD,即PAD B1~B8。这些电源PAD 设置在芯片边缘，分别位于芯片周围的四条边上。并且，将VR210的 输出电压在供给CORE的前提下同时输出到芯片外面，即封装220外面， 在PCB上通过电源线230将电源PAD连接在VR210输出上。由于PCB 上电源线的电阻相对于芯片内部电源线电阻来说一般相当于无穷小， 因此电源线230在PCB上的压降基本可以忽略不计。这样，相当于在 芯片四周增加了 8个电源输入点。类似地，这些电源PAD也是由VR提 供输入，并不消耗封装上的PIN资源，而是通过将VR供电输出先引出 芯片封装，再引回芯片内部的方式来为芯片内核供电。在以上两种优选实施方案中，VR在接入供电网的同时将输出连接 至电源PAD。在替代实施方案中，VR可以仅仅将其输出连接至电源PAD。在其本文档来自技高网...

【技术保护点】
一种芯片，包括：电压调制器，集成于芯片内部；至少一个电源管脚，设置于芯片周围；所述电压调制器的输出连接至所述电源管脚，所述电源管脚互相连接并接入芯片的供电网。

【技术特征摘要】
1.一种芯片，包括电压调制器，集成于芯片内部；至少一个电源管脚，设置于芯片周围；所述电压调制器的输出连接至所述电源管脚，所述电源管脚互相连接并接入芯片的供电网。2. 权利要求1的芯片，其中所迷电压调制器的输出同时接入芯片 供电网。3. 权利要求1的芯片，其中所述电压调制器的输出直接连接至最 近的一个电源管脚。4. 权利要求1的芯片，其中所述电压调制器的输出直接连接至多 个电源管脚。5. 权利要求1的芯片，其中所述电压调制器的输出通过外部电源 线连接至电源管脚，电源管脚之间通过所述外部电源线互相连接。6. 权利要求5的芯片，其中所述外部电源线位于芯片封装之内。7. 权利要求5的芯片，其中所述外部电源线位于PCB上。8. —种降低芯片欧姆压降的方法，包括将芯片的电压调制器的输出连接至电源管脚，将所述电源管脚互 相连接并接...

【专利技术属性】
技术研发人员：刘健，祝侃，杨柱，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]