数据处理方法及对应的数据储存装置制造方法及图纸

本发明专利技术涉及数据处理方法及对应的数据储存装置。该数据储存装置包括一存储器装置与一存储器控制器。存储器控制器响应于由一主机装置发出带有传输长度大于一以选定一个以上要被读取的逻辑地址的读取指令更新一读取次数表格的内容，根据读取次数表格的内容选择至少一个子区域，并且执行数据重排程序用以将属于被选择的子区域的逻辑地址的数据搬移至存储器装置中具有连续实体地址的第一记忆空间。读取次数表格包括多个栏位，各栏位用以记录相关联的一子区域所对应的读取次数，并且存储器控制器藉由增加于读取指令中选定的逻辑地址所属的子区域所对应的读取次数更新读取次数表格的内容。格的内容。格的内容。

【技术实现步骤摘要】
数据处理方法及对应的数据储存装置


[0001]本专利技术有关于一种可有效改善存储器装置的存取效能的数据处理方法及对应的数据储存装置。

技术介绍

[0002]随着数据储存装置的科技在近几年快速地成长，许多数据储存装置，如符合安全数位(Secure Digital，缩写为SD)/多媒体卡(Multi Media Card，缩写为MMC)规格、复合式快闪存储器(Compact flash，缩写为CF)规格、记忆条(Memory Stick，缩写为MS)规格与极数位(Extreme Digital，缩写为XD)规格的记忆卡、固态硬碟、嵌入式多媒体记忆卡(embedded Multi Media Card，缩写为eMMC)以及通用快闪存储器储存(Universal Flash Storage，缩写为UFS)已经广泛地被应用在多种用途上。因此，在这些数据储存装置上，有效率的存取控制也变成一个重要的议题。
[0003]为了辅助数据储存装置的存取操作，数据储存装置端可建立并维护一或多个映射表格，用以记录实体地址与逻辑地址间的映射关系。逻辑地址为由连接数据储存装置的一主机装置所使用的地址，主机装置可利用逻辑地址识别不同的记忆空间。实体地址为数据储存装置所使用的地址，数据储存装置可利用实体地址识别不同的记忆空间。存储器控制器根据存储器装置的存取操作管理这些映射表格。
[0004]响应于带有欲读取的逻辑地址的一读取指令，存储器控制器必须查找映射表格，以取得储存欲读取的逻辑地址的数据的实体地址。然而，表格的查找或搜寻通常为较耗时的操作。此外，表格大小通常会随着存储器装置的容量增加而增加。因此，在映射表格中查找或搜索所需的时间会随着映射表格的大小增加而大幅增加。
[0005]为解决此问题并且改善存储器装置的读取速度，需要一种可有效处理存储器装置所储存的数据并改善存储器装置存取效能的数据处理方法。

技术实现思路

[0006]本专利技术的一目的在于解决前述问题，并且改善存储器装置的读取速度。
[0007]根据本专利技术的一实施例，一种数据储存装置包括一存储器装置与一存储器控制器。存储器装置包括多个存储器区块，存储器区块对应于多个逻辑单元，各逻辑单元分别对应于多个逻辑地址，各逻辑单元所对应的逻辑地址被划分为多个区域，并且各区域进一步被划分为多个子区域。存储器控制器耦接至存储器装置，用以存取存储器装置，并且响应于由一主机装置发出的一读取指令更新一读取次数表格的内容，其中读取指令带有大于1的一传输长度，以选定一个以上要被读取的逻辑地址。读取次数表格包括多个栏位，各栏位用以记录相关联的一子区域所对应的一读取次数，并且存储器控制器藉由增加于读取指令中选定的逻辑地址所属之一或多个子区域所对应之一或多个读取次数更新读取次数表格的内容。存储器控制器还根据读取次数表格的内容选择至少一个子区域，并且执行一数据重排程序用以将属于被选择的至少一个子区域的逻辑地址的数据搬移至存储器装置中具有
连续实体地址的一第一记忆空间。
[0008]根据本专利技术的另一实施例，一种数据处理方法，适用于一数据储存装置，其中数据储存装置包括一存储器装置与一存储器控制器，存储器装置包括多个存储器区块，存储器区块对应于多个逻辑单元，各逻辑单元分别对应于多个逻辑地址，各逻辑单元所对应的逻辑地址被划分为多个区域，并且各区域进一步被划分为多个子区域，存储器控制器耦接至存储器装置，用以存取存储器装置，数据处理方法由存储器控制器所执行并包括：建立一读取次数表格，并且响应于由一主机装置发出的一读取指令更新读取次数表格的内容，其中读取指令带有大于1的一传输长度，以选定一个以上要被读取的逻辑地址，读取次数表格包括多个栏位，各栏位用以记录相关联的一子区域所对应的一读取次数，并且读取次数表格的内容藉由增加于读取指令中选定的逻辑地址所属之一或多个子区域所对应之一或多个读取次数而被更新；根据读取次数表格的内容选择至少一个子区域；以及执行一数据重排程序，用以将属于被选择的至少一个子区域的逻辑地址的数据搬移至存储器装置中具有连续实体地址的一第一记忆空间。
附图说明
[0009]图1是显示根据本专利技术的一实施例所述的数据储存装置的方块图范例。
[0010]图2是显示逻辑单元与其对应的逻辑区块地址的一个范例。
[0011]图3是显示于主机控制模式下可有的操作。
[0012]图4是显示于装置控制模式下可有的操作。
[0013]图5是显示HPB项目的一个范例格式。
[0014]图6是显示HPB项目的另一个范例格式。
[0015]图7是显示HPB读取指令的对应操作。
[0016]图8是显示根据本专利技术的第一实施例所述的数据处理方法流程图。
[0017]图9是显示根据本专利技术的第二实施例所述的数据处理方法流程图。
[0018]图10是显示根据本专利技术的第三实施例所述的数据处理方法流程图。
[0019]图11是显示根据本专利技术的一实施例所述的数据重排程序的操作。
[0020]【符号说明】
[0021]100:数据储存装置
[0022]110:存储器控制器
[0023]112:微处理器
[0024]112C:程序码
[0025]112M:只读存储器
[0026]114:存储器接口
[0027]116:缓冲存储器
[0028]118:主机接口
[0029]120:存储器装置
[0030]130:主机装置
[0031]132:编码器
[0032]134:解码器
loader)程序码。当数据储存装置100自主机装置130取得电源时，微处理器112可藉由执行程序码112C执行数据储存装置100的一初始化程序。于初始化程序中，微处理器112可自存储器装置120载入一组系统内编程(In
‑
System Programming，缩写为ISP)程序码(未示于图1)。微处理器112可执行该组系统内编程程序码，使得数据储存装置100可具备各种功能。根据本专利技术的一实施例，该组系统内编程程序码可包括，但不限于：一或多个与存储器存取(例如，读取、写入与抹除)相关的程序模组，例如一读取操作模组、一查找表格模组、一损耗均衡(wear leveling)模组、一读取刷新(read refresh)模组、一读取回收(read reclaim)模组、一垃圾回收模组、一非预期断电恢复(Sudden Power Off Recovery，缩写为SPOR)模组、以及一不还可正错误更正码(Uncorrectable Error Correction Code，缩写为UECC)模组，其分别被提供用以执行对应的读取、查找表格、损耗均衡、读取刷新、读取回收、垃圾回收、非预期断电恢复以及对侦测到的UECC错误进行错误处理等操作。
[0045]存储器接口114包含了一编码器132以及一解码器134，其中编码器132用来对需被写入存储器装置120的数据进行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据储存装置，包括：一存储器装置，包括多个存储器区块，这些存储器区块对应于多个逻辑单元，各逻辑单元分别对应于多个逻辑地址，各逻辑单元所对应的这些逻辑地址被划分为多个区域，并且各区域进一步被划分为多个子区域；以及一存储器控制器，耦接至该存储器装置，用以存取该存储器装置，并且响应于由一主机装置发出的一读取指令更新一读取次数表格的内容，其中该读取指令带有大于1的一传输长度，以选定一个以上要被读取的逻辑地址，其中该读取次数表格包括多个栏位，各栏位用以记录相关联的一子区域所对应的一读取次数，并且该存储器控制器藉由增加于该读取指令中选定的逻辑地址所属之一或多个子区域所对应之一或多个读取次数更新该读取次数表格的内容，并且其中该存储器控制器还根据该读取次数表格的内容选择至少一个子区域，并且执行一数据重排程序用以将属于被选择的该至少一个子区域的这些逻辑地址的数据搬移至该存储器装置中具有连续实体地址的一第一记忆空间。2.如权利要求1所述的数据储存装置，其特征在于，该存储器控制器还将该读取次数表格中记录的这些读取次数排序，并且根据排序过的这些读取次数选择该至少一个子区域。3.如权利要求1所述的数据储存装置，其特征在于，该存储器控制器还判断属于被选择的该至少一个子区域的这些逻辑地址的数据是否被储存于连续实体地址，以及当属于被选择的该至少一个子区域的这些逻辑地址的数据并未被储存于连续实体地址时，该存储器控制器还将这些逻辑地址的数据搬移至具有连续实体地址的该第一记忆空间。4.如权利要求1所述的数据储存装置，其特征在于，该存储器控制器还根据该读取次数表格所记录的这些读取次数计算一平均读取次数，并且根据该平均读取次数选择该至少一个子区域。5.如权利要求1所述的数据储存装置，其特征在于，由该主机装置发出的该读取指令为一主机性能增强器(Host Performance Booster，缩写为HPB)读取指令。6.如权利要求1所述的数据储存装置，其特征在于，该存储器控制器还于该数据重排程序中将被选择的该至少一个子区域所属的一区域的数据搬移至该存储器装置中具有连续实体地址的一第二记忆空间。7.如权利要求1所述的数据储存装置，其特征在于，该第一记忆空间为一第一存储器区块，该存储器控制器还响应于将属于被选择的该至少一个子区域的这些逻辑地址的数据搬移至该第一记忆空间的操作更新一第一映射表格的内容，该第一映射表格用以记录该第一存储器区块的多个实体地址的实体至逻辑映射资讯，并且该存储器控制器还于执行该数据重排程序后直接根据该第一映射表格的内容更新一第二映射表格的内容，其中该第二映射表格用以记录该存储器装置的这些逻辑地址的逻辑至实体映射资讯。8.如权利要求1所述的数据储存装置，其特征在于，该存储器控制器还建立一子区域连续性表格，并且于执行该数据重排程序后更新该子区域连续性表格的内容，其中该子区域连续性表格包括多个栏位，各栏位与一子区域相关联，用以记录属于相关联的该子区域的这些逻辑地址的数据是否被储存于连续实体地址。9.一种数据处理方法，适用于一数据储存装置，其中该数据储存装置包括一存储器装置与一存储器控制器，该存储器装置...

【专利技术属性】
技术研发人员：陈瑜达，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：