稳压器电路制造技术

本发明专利技术提供了一种稳压器电路，包括稳压器主体电路和分流电路，所述稳压器主体电路用于输出稳定电压，所述分流电路用于将所述稳压器主体电路流向地的电流拆分，以在空载时降低流向地的电流的大小，进而能够减少所述稳压器电路空载时的功耗。路空载时的功耗。路空载时的功耗。

【技术实现步骤摘要】
稳压器电路


[0001]本专利技术涉及稳压器
，尤其涉及一种稳压器电路。

技术介绍

[0002]系统级芯片(System on Chip，SOC)中模拟电路与数字电路紧密排布，寄生电流信号将通过电源传导、端口节点引入和衬底注入等方式影响各个电路模块的功能及性能。一般在大规模寄生电路中，稳压器(regulator)要独立于电路的电源管理系统单独设计，为各个电路子模块提供一定范围的电流的同时也将电源扰动过滤，使负载电路免受其干扰。在一些电路中，例如锁相环(PhaseLockedLoop，PLL)，电源的噪声直接影响整个环路的性能，所以，在设计稳压器时，要特别关注其对电源噪声的抑制作用，即电源抑制比(PSRR)。现有技术中，折叠型PMOS稳压器(Folded PMOS Regulator)具有较好的PSRR性能，但是稳定性很难控制，并且空载时存在固有静态电流，电源效率较低
[0003]图1为现有技术中稳压器的电路示意图。图1中，MOS管P1的电压为Vdrop，输出的稳定电压为vreg，则PSRR≈vreg/VDD＝(VDD
‑<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种稳压器电路，其特征在于，包括：稳压器主体电路，用于输出稳定电压；以及分流电路，用于将所述稳压器主体电路流向地的电流拆分，以在空载时降低流向地的电流的大小。2.根据权利要求1所述的稳压器电路，其特征在于，所述稳压器主体电路包括运算放大器、第一PMOS管、第二PMOS管、第三PMOS管和第一NMOS管，所述运算放大器的正相输入端接参考电压，所述运算放大器的反相输入端与所述第一PMOS管的漏极和所述第三PMOS管的源极连接，所述第一PMOS管的源极和所述第二PMOS管的源极接工作电压，所述第一PMOS管的栅极与所述第二PMOS管的栅极、所述第二PMOS管的漏极和所述第一NMOS管的漏极连接，所述第三PMOS管的漏极和所述第一NMOS管的源极连接，所述第一NMOS管的栅极接第一驱动电压。3.根据权利要求2所述的稳压器电路，其特征在于，所述分流电路包括第二NMOS管、第三NMOS管、第四NMOS管和第四PMOS管，所述第二NMOS管的漏极与所述第三PMOS管漏极连接，所述第二NMOS管的源极接地，所述第二NMOS管的栅极接第二驱动电压，所述第三NMOS管的漏极与...

【专利技术属性】
技术研发人员：钟佳乐，李佳明，
申请(专利权)人：上海安路信息科技股份有限公司，
类型：发明
国别省市：