一种时钟相位调整方法及相关装置制造方法及图纸

本申请公开了一种时钟相位调整方法，包括：获取多种配置参数；根据预设周期逐次将不同的所述配置参数配置到所述锁相环，以使所述锁相环输出不同相位的时钟；分析所述锁相环每次输出的所述时钟与测试数据的相位关系，得到测试结果；根据各所述测试结果选择目标配置参数，并将所述目标配置参数配置到所述锁相环。应用该方法能够提高FPGA板卡对环境差异等固有差异的抵抗能力，使每块板卡都能正常工作。本申请还公开了一种时钟相位调整装置、设备以及计算机可读存储介质，均具有上述技术效果。均具有上述技术效果。均具有上述技术效果。

【技术实现步骤摘要】
一种时钟相位调整方法及相关装置


[0001]本申请涉及存储
，特别涉及一种时钟相位调整方法；还涉及一种时钟相位调整装置、设备以及计算机可读存储介质。

技术介绍

[0002]在信号传输过程中，常常存在芯片之间进行并行信号传输并带有随路时钟的场景。然而，不同信号线的在PCB(Printed Circuit Board，印制电路板)板卡上的走线很难保证长度完全一致，由此因为走线长度不同，带来不同的延迟，数据变化沿就会不一致。时钟采样时如果相位不理想，那么就会导致有些bit位信号稳定而有些bit位正处于变化期间，采样的最终结果会出错。另外，温度不同的FPGA(Field
‑
Programmable Gate Array，现场可编程门阵列)内部的不同信号线上的延迟也会不同，同样会出现如上所述的总线之间相位不齐，采样时钟相位不理想出现采错数据的可能。此外，不同批次的板卡之间会有固有的差异性，某一固定相位的采样时钟在不同批次的板卡上表现可能不同，有些板卡可以工作，而有些板卡不能工作，这都是因为采用时钟相位不合理导致的现象。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟相位调整方法，其特征在于，包括：获取多种配置参数；根据预设周期逐次将不同的所述配置参数配置到所述锁相环，以使所述锁相环输出不同相位的时钟；分析所述锁相环每次输出的所述时钟与测试数据的相位关系，得到测试结果；根据各所述测试结果选择目标配置参数，并将所述目标配置参数配置到所述锁相环。2.根据权利要求1所述的时钟相位调整方法，其特征在于，所述获取多种配置参数包括：从FPGA开发工具中提取多种配置参数；将提取的各所述配置参数存入存储器。3.根据权利要求1所述的时钟相位调整方法，其特征在于，所述根据预设周期逐次将所述配置参数配置到所述锁相环包括：当检测到测试流程启动后，根据所述预设周期逐次将不同的所述配置参数配置到所述锁相环。4.根据权利要求3所述的时钟相位调整方法，其特征在于，所述当检测到测试流程启动后，根据所述预设周期逐次将不同的所述配置参数配置到所述锁相环包括：当检测到测试按键按下后，根据预设周期逐次将不同的所述配置参数配置到所述锁相环。5.根据权利要求1所述的时钟相位调整方法，其特征在于，所述根据预设周期逐次将不同的所述配置参数配置到所述锁相环包括：根据预设周期逐次将不同的所述配置参数配置到所述锁相环；每次将所述配置参数配置到所述锁相环...

【专利技术属性】
技术研发人员：黄广奎，张闯，刘科，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：