时钟控制装置及相关产品制造方法及图纸

本公开涉及一种时钟控制装置及相关产品。所述产品包括控制模块，所述控制模块包括：指令缓存单元、指令处理单元和存储队列单元；所述指令缓存单元，用于存储所述人工神经网络运算关联的计算指令；所述指令处理单元，用于对所述计算指令解析得到多个运算指令；所述存储队列单元，用于存储指令队列，该指令队列包括：按该队列的前后顺序待执行的多个运算指令或计算指令。通过以上装置，本公开可以提高相关产品在进行神经网络模型的运算时的运算效率。产品在进行神经网络模型的运算时的运算效率。产品在进行神经网络模型的运算时的运算效率。

【技术实现步骤摘要】
时钟控制装置及相关产品


[0001]本公开涉及集成电路
，特别是涉及一种时钟控制装置及相关产品。

技术介绍

[0002]通常芯片在上电和负载功耗突然增加时，由于电源供电网络带宽的限制，无法及时响应负载电流的变化，导致芯片供电电压短时间内(通常小于20ns)产生较大的下降。电压的下降会导致芯片中逻辑电路时延增大。如果负载电流过大，导致电压下降到芯片安全电压以下，则会使得逻辑电路的时序无法满足建立时间的要求，从而产生亚稳态并导致电路运算结果出错。该问题称为电源随载下降(voltage droop)。相关技术中的处理方式对电源随载下降的控制效果较差。

技术实现思路

[0003]基于此，有必要针对上述技术问题，提供一种时钟控制装置及相关产品。
[0004]根据本公开的一方面，提供了一种时钟控制装置，应用于处理器，所述装置包括：
[0005]电压检测模块，用于检测所述处理器中目标位置的供电电压；在所述供电电压小于或等于预设的第一阈值时，输出电压警报信号；
[0006]时钟展宽模块，连接到所述电压检测模块，用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟控制装置，其特征在于，应用于处理器，所述装置包括：电压检测模块，用于检测所述处理器中目标位置的供电电压；在所述供电电压小于或等于预设的第一阈值时，输出电压警报信号；时钟展宽模块，连接到所述电压检测模块，用于在接收到所述电压警报信号时，根据与基准频率对应的第一时钟信号，生成第二时钟信号，以使所述处理器采用所述第二时钟信号进行数据处理，其中，所述第二时钟信号的频率低于所述基准频率。2.根据权利要求1所述的装置，其特征在于，所述电压检测模块包括第一检测单元，所述第一检测单元包括：脉冲产生电路，输入第五时钟信号，输出脉冲信号；延迟电路，连接到所述脉冲产生电路，输入所述脉冲信号，输出延迟后的脉冲信号，所述延迟后的脉冲信号和所述脉冲信号之间的延迟与所述目标位置的供电电压负相关；电压检测及处理电路，连接到所述延迟电路，用于根据所述延迟后的脉冲信号及所述第五时钟信号，确定所述目标位置的供电电压；在所述供电电压小于或等于第一阈值时，输出第一电压警报信号。3.根据权利要求2所述的装置，其特征在于，所述电压检测及处理电路还用于：在输出所述第一电压警报信号期间，当所述供电电压大于或等于预设的第二阈值，且所述供电电压大于或等于第二阈值的持续时间达到预设的第一时长时，输出第一电压正常信号，其中，所述第二阈值大于所述第一阈值。4.根据权利要求1所述的装置，其特征在于，所述电压检测模块包括第二检测单元，所述第二检测单元包括：环形振荡电路，用于根据所述目标位置的供电电压，输出第四时钟信号；处理电路，连接到所述环形振荡电路，用于根据所述第四时钟信号确定预设的第二时长内的计数值；在所述计数值小于或等于预设的第一计数阈值时，输出第二电压警报信号。5.根据权利要求2或3所述的装置，其特征在于，所述电压检测模块还包括第二检测单元，所述第二检测单元包括：环形振荡电路，用于根据所述目标位置的供电电压，输出第四时钟信号；处理电路，连接到所述环形振荡电路，用于根据所述第四时钟信号确定预设的第二时长内的计数值；在所述计数值小于或等于预设的第一计数阈值时，输出第二电压警报信号。6.根据权利要求5所述的装置，其特征在于，所述处理电路还用于：在输出所述第二电压警报信号期间，...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：安徽寒武纪信息科技有限公司，
类型：发明
国别省市：