像素电路及其驱动方法、显示面板和显示装置制造方法及图纸

本发明专利技术实施例公开了一种像素电路及其驱动方法、显示面板和显示装置，该像素电路应用于显示面板，该像素电路包括：数据写入模块、驱动晶体管、漏流改善模块、第一电源端以及数据信号端；数据写入模块用于在数据写入阶段，将数据信号端的数据信号写入至驱动晶体管的栅极；漏流改善模块用于在漏流改善阶段，将数据写入模块产生的漏电流传输至第一电源端；驱动晶体管用于在发光阶段，驱动发光元件进行发光；其中，漏流改善阶段至少位于数据写入阶段与发光阶段之间。本发明专利技术实施例能够提高发光元件的发光准确性，从而有利于提高显示面板的显示均一性。示均一性。示均一性。

【技术实现步骤摘要】
像素电路及其驱动方法、显示面板和显示装置


[0001]本专利技术实施例涉及显示
，尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。

技术介绍

[0002]有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有自发光、驱动电压低、发光效率高、响应时间短、可实现柔性显示等优点，而成为当前最具发展潜力的显示器。
[0003]OLED显示器的OLED元件属于电流驱动型元件，需要设置相应的像素电路为OLED元件提供驱动电流，以使OLED元件能够发光。OLED显示器的像素驱动电路通常包括晶体管和电容等器件；其中，像素电路的晶体管可以包括驱动晶体管和数据写入晶体管，通过数据写入晶体管在数据写入阶段，将数据信号端的数据信号写入至驱动晶体管的栅极，使得驱动晶体管能够在发光阶段，根据其栅极的电压产生驱动OLED元件的驱动电流。
[0004]但是，由于晶体管本身的特性，使得晶体管在关断时仍会有较小的电流(漏电流)通过，如此数据写入阶段完成后，由数据写入晶体管产生的漏电流会影响驱动晶体管产生的驱动电流本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，应用于显示面板，其特征在于，包括：数据写入模块、驱动晶体管、漏流改善模块、第一电源端以及数据信号端；所述数据写入模块用于在数据写入阶段，将所述数据信号端的数据信号写入至所述驱动晶体管的栅极；所述漏流改善模块用于在漏流改善阶段，将所述数据写入模块产生的漏电流传输至所述第一电源端；所述驱动晶体管用于在发光阶段，驱动发光元件进行发光；其中，所述漏流改善阶段至少位于所述数据写入阶段与所述发光阶段之间。2.根据权利要求1所述的像素电路，其特征在于，所述漏流改善模块的第一端与所述第一电源端电连接，所述漏流改善模块的第二端与所述数据写入模块的第二端电连接；所述数据写入模块的第一端与所述数据信号端电连接。3.根据权利要求2所述的像素电路，其特征在于，还包括：第一控制端；所述漏流改善模块包括第一晶体管；所述第一晶体管的栅极与所述第一控制端电连接，所述第一晶体管的第一极与所述第一电源端电连接，所述第一晶体管的第二极与所述数据写入模块的第二端电连接。4.根据权利要求3所述的像素电路，其特征在于，还包括：发光控制模块；所述发光控制模块用于在所述发光阶段，控制所述驱动晶体管产生的驱动电流提供至所述发光元件。5.根据权利要求4所述的像素电路，其特征在于，还包括：第一发光控制端和第二发光控制端；所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管；所述第一发光控制晶体管的栅极与所述第一发光控制端电连接，所述第二发光控制晶体管的栅极与所述第二发光控制端电连接；所述第一发光控制晶体管的第一极与所述第一电源端电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述发光元件电连接。6.根据权利要求5所述的像素电路，其特征在于，所述第一晶体管的沟道类型与所述第一发光控制晶体管的沟道类型不同。7.根据权利要求6所述的像素电路，其特征在于：所述第一发光控制端复用为所述第二发光控制端；所述第一发光控制端用于接收第i级移位寄存单元输出的发光控制信号；所述第一控制端用于接收第i+1级移位寄存单元输出的发光控制信号；其中，各级所述移位寄存单元输出的发光控制信号的使能电平依次移位；i为正整数。8.根据权利要求6所述的像素电路，其特征在于，还包括：衬底基板；位于所述衬底基板一侧的半导体层；所述半导体层包括所述第一晶体管的有源层、所述第一发光控制晶体管的有源层和所述第二发光控制晶体管的有源层；所述第一发光控制晶体管的有源层包括第一沟道区；所述第二发光控制晶体管的有源层包括第二沟道区；所述第一晶体管的有源层包括第三沟道区；所述第一沟道区的掺杂类
型与所述第二沟道区的掺杂类型相同，且所述第一沟道区的掺杂类型与所述第三沟道区的掺杂类型不同。9.根据权利要求8所述的像素电路，其特征在于，还包括：位于所述半导体层背离所述衬底基板一侧的第一金属层；所述第一金属层包括所述第一晶体管的栅极、所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极以及第一连接线；所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极通过所述第一连接线与所述第一发光控制端电连接，且所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极以及所述第一连接线为一体结构；位于所述第一金属层背离所述衬底基板一侧的第二金属层；所述第二金属层包括第二连接线；所述第一晶体管的栅极通过过孔与所述第二连接线电连接，且通过所述第二连接线与所述第一控制端电连接。10.根据权利要求9所述的像素电路，其特征在于，还包括：存储电容；所述存储电容的第一极板与所述驱动晶体管的栅极电连接，所述存储电容的第二极板与所述第一电源端电连接；所述半导体层还包括所述驱动晶体管的有源层；所述第一金属层还包括所述存储电容的第一极板和所述驱动晶体管的栅极；所述第二金属层包括所述存储电容的第二极板。11.根据权利要求6所述的像素电路，其特征在于，还包括：衬底基板；位于所述衬底基板一侧的第一半导体层；所述第一半导体层包括所述第一发光控制晶体管的有源层和所述第二发光控制晶体管的有源层；位于所述第一半导体层背离所述衬底基板一侧的第二半导体层；所述第二半导体层包括所述第一晶体管的有源层。12.根据权利要求11所述的像素电路，其特征在于，还包括：位于所述第一半导体层背离所述衬底基板一侧的第一金属层；所述第一金属层包括所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极；位于所述第二半导体层背离所述衬底基板一侧的第三金属层；所述第三金属层包括所述第一晶体管的栅极。13.根据权利要求1所述的像素电路，其特征在于，还包括：阈值补偿模块；所述数据写入模块的第一端与所述数据信号端电连接，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；所述驱动晶体管的第二极与所述阈值补偿模块的第一端电连接；所述阈值补偿模块的第二端与所述驱动晶体管的栅极电连接；所述阈值补偿模块用于在所述数据写入阶段，将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极。14.根据权利要求13所述的像素电路，其特征在于，还包括：第二控制端；所述阈值补偿模块包括阈值补偿晶体管；所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极电连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极电连接；所述阈值补偿晶体管的栅极与所述第二控制端电连接；所述阈值补偿晶体管的阈值电压Vth'的取值范围为：
‑
0.2V≤Vth'≤0.2V。15.根据权利要求13所述的像素电路，其特征在于，所述漏流改善模块的第一端与所述
第一电源端电连接，所述漏流改善模块的第二端与所述阈值补偿模块的第一端电连接。16.根据权利要求15所述的像素电路，其特征在于，所述漏流改善阶段与所述发光阶段互不交叠。17.根据权利要求15所述的像素电路，其特征在于，还包括：第一控制端；所述漏流改善模块包括第一晶体管；所述第一晶体管的第一极与所述第一电源端电连接，所述第一晶体管的第二极与所述阈值补偿模块的第一端电连接，所述第一晶体管的栅极与所述第一控制端电连接。18.根据权利要求1所述的像素电路，其特征在于，还包括：初始化信号端和初始化模块；所述初始化模块分别与所述初始化信号端和所述驱动晶体管的栅极电连接；所述初始化模块用于在初始化阶段，将所述初始化信号端的初始化信号传输至所述驱动晶体管的栅极；其中，所述初始化阶段位于所述数据写入阶段之前。19.根据权利要求1或18所述的像素电路，其特征在于，还包括：第一固定电压信号端和电位保持模块；所述数据写入模块分别与所述数据信号端和所述驱动晶体管的第一极电连接；所述电位保持模块分别与所述第一固定电压信号端和所述驱动晶体管的第一极电连接；所述电位保持模块用于在初始化阶段，控制所述驱动晶体管的第一极的电位保持为所述第一固定...

【专利技术属性】
技术研发人员：刘志，高娅娜，吴飞，李玥，周星耀，田雪琦，
申请(专利权)人：武汉天马微电子有限公司上海分公司，
类型：发明
国别省市：