一种数据内存映射方法、装置、电子设备和存储介质制造方法及图纸

本申请实施例公开了一种数据内存映射方法、装置、电子设备和存储介质，该方法包括：将FPGA中的待映射数据写入FPGA内部的目标虚拟内存；对目标虚拟内存中的待映射数据进行组帧打包，得到若干个报文包；基于FPGA与DSP之间的PCIe链路，将若干个报文包发送给目标镜像内存；其中，目标镜像内存与目标虚拟内存之间存在地址映射关系。这样，以PCIe链路作为DSP与FPGA之间的数据传输通道，可以缩短DSP读取FPGA内部数据的耗时，降低DSP的运行负载，提高运行效率。运行效率。运行效率。

【技术实现步骤摘要】
一种数据内存映射方法、装置、电子设备和存储介质


[0001]本申请涉及电力系统保护与控制
，尤其涉及一种数据内存映射方法、装置、电子设备和存储介质。

技术介绍

[0002]在电力系统保护与控制领域，系统对处理的实时性要求很高，也对数字信号处理器(Digital Signal Processor，DSP，或称DSP处理器)与协处理器现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)之间的数据的突发传输带宽提出了很高的要求。
[0003]目前，FPGA作为协处理器与DSP之间的数据传输接口一般为外部存储器接口(External Memory InterFace，EMIF)总线。在系统运行过程中，DSP通过EMIF总线实现与FPGA的实时数据读写操作。DSP读取FPGA的数据时，需要主动发起一次总线读操作，一次EMIF总线读操作耗时为几百纳秒至数微秒不等，数据传输量仅为8比特或16比特。传统的EMIF总线，一方面总线传输带宽达不到要求，另一方面需要DSP主动发起读操作，FPGA被动的将数据发送给DSP，在读操作完成前阻塞DSP其它代码的继续运行，在数据量较大时使得DSP负载升高、延时大，严重影响系统运行的实时性和处理效率。

技术实现思路

[0004]本申请提供了一种数据内存映射方法、装置、电子设备和存储介质，能够提高FPGA和DSP之间的数据传输效率。
[0005]本申请的技术方案是这样实现的：
[0006]第一方面，本申请实施例提供了一种数据内存映射方法，该方法包括：
[0007]将FPGA中的待映射数据写入所述FPGA内部的目标虚拟内存；
[0008]对所述目标虚拟内存中的所述待映射数据进行组帧打包，得到若干个报文包；
[0009]基于所述FPGA与DSP之间的PCIe链路，将所述若干个报文包发送给目标镜像内存；其中，所述目标镜像内存与所述目标虚拟内存之间存在地址映射关系。
[0010]第二方面，本申请实施例提供了一种数据内存映射装置，该数据内存映射装置包括写入单元，打包单元和发送单元，其中，
[0011]所述写入单元，配置为将FPGA中的待映射数据写入所述FPGA内部的目标虚拟内存；
[0012]所述打包单元，配置为对所述目标虚拟内存中的所述待映射数据进行组帧打包，得到若干个报文包；
[0013]所述发送单元，配置为基于所述FPGA与DSP之间的PCIe链路，将所述若干个报文包发送给目标镜像内存；其中，所述目标镜像内存与所述目标虚拟内存之间存在地址映射关系。
[0014]第三方面，本申请实施例提供了一种电子设备，该电子设备包括存储器和处理器，其中，
[0015]所述存储器，用于存储能够在所述处理器上运行的计算机程序；
[0016]所述处理器，用于在运行所述计算机程序时，执行如第一方面所述的数据内存映射方法。
[0017]第四方面，本申请实施例提供了一种计算机存储介质，该计算机存储介质存储有计算机程序，所述计算机程序被至少一个处理器执行时实现如第一方面所述的数据内存映射方法。
[0018]本申请实施例所提供的一种数据内存映射方法、装置、电子设备和存储介质，通过将FPGA中的待映射数据写入FPGA内部的目标虚拟内存；对目标虚拟内存中的待映射数据进行组帧打包，得到若干个报文包；基于FPGA与DSP之间的PCIe链路，将若干个报文包发送给目标镜像内存；其中，目标镜像内存与目标虚拟内存之间存在地址映射关系。这样，以PCIe链路作为DSP与FPGA之间的数据传输通道，极大地提高了数据传输带宽，能够满足突发、大数据量以及低延时的数据传输需求。另外，FPGA主动将待映射数据推送至目标镜像内存，使得DSP像访问内存中的其它数据一样，直接访问目标镜像内存以获取FPGA数据，缩短DSP获取FPGA数据的耗时，降低DSP负载，提高系统运行效率。
附图说明
[0019]图1为本申请实施例提供的一种数据内存映射方法的流程示意图；
[0020]图2为本申请实施例提供的一种数据内存映射方法的初始化流程示意图；
[0021]图3为本申请实施例提供的另一种数据内存映射方法的流程示意图；
[0022]图4为本申请实施例提供的一种数据内存映射系统的系统架构示意图；
[0023]图5为本申请实施例提供的另一种数据内存映射系统的系统架构示意图；
[0024]图6为本申请实施例提供的一种数据内存映射装置的组成结构示意图；
[0025]图7为本申请实施例提供的一种电子设备的组成结构示意图；
[0026]图8为本申请实施例提供的另一种电子设备的组成结构示意图。
具体实施方式
[0027]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
[0028]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
[0029]在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
[0030]需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
[0031]在电力系统保护与控制领域，系统对处理的实时性要求很高，也对DSP与FPGA之间的数据的突发传输带宽提出了很高的要求。例如，在高压直流输电的换流器触发控制系统中，FPGA周期性的输出触发角指令，转换为换流阀导通的触发脉冲，实现系统启停、功率输送调节和故障处理等功能。在这个过程中，FPGA会产生大量实时信息如触发时刻、换流阀的状态等，这些信息的特点是周期性、突发性和大量性，DSP处理器需要尽快拿到这些数据进行运算，生成下一个控制决策和指令。
[0032]目前，FPGA作为协处理器与DSP之间的数据传输接口一般为EMIF总线。在系统运行过程中，DSP通过EMIF总线实现与FPGA的实时数据读写操作。DSP读取FPGA的数据时，需要主动发起一次总线读操作，一次EMIF总线读操作耗时为几百纳秒至数微秒不等，数据传输量仅为8比特或16比特。传统的EMIF总线，一方面总线传输带宽达不到要求，另一方面需要DSP主动发起读操作，FPGA被动的将数据发送给DSP，在读操作完成前阻塞DSP其它代码的继续运行，在数据量较大时使得DSP负载升高、延时大，严重影响系统运行的实时性和处本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据内存映射方法，其特征在于，所述方法包括：将现场可编程逻辑门阵列FPGA中的待映射数据写入所述FPGA内部的目标虚拟内存；对所述目标虚拟内存中的所述待映射数据进行组帧打包，得到若干个报文包；基于所述FPGA与数字信号处理器DSP之间的外设部件互连标准PCIe链路，将所述若干个报文包发送给目标镜像内存；其中，所述目标镜像内存与所述目标虚拟内存之间存在地址映射关系。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述FPGA内部例化出若干个虚拟内存；其中，所述虚拟内存的载体为双端口随机存取存储器(RAM)，所述双端口包括写端口和读端口；相应地，所述将FPGA中的待映射数据写入所述FPGA内部的目标虚拟内存，包括：从所述若干个虚拟内存中确定目标虚拟内存；通过所述FPGA对内部的数据进行断面锁存和组织处理后，确定所述待映射数据；通过所述目标虚拟内存的写端口将所述待映射数据以预设格式写入所述目标虚拟内存。3.根据权利要求2所述的方法，其特征在于，所述对所述目标虚拟内存中的所述待映射数据进行组帧打包，得到若干个报文包，包括：通过所述目标虚拟内存的读端口将所述待映射数据进行读出后，对所述待映射数据进行组帧打包，得到若干个报文包。4.根据权利要求1至3任一项所述的方法，其特征在于，所述报文包为符合PCIe事务层定义的事务层TLP报文包。5.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述FPGA与所述DSP之间建立所述PCIe链路；其中，所述PCIe链路包括端节点和根节点，所述端节点为所述FPGA，所述根节点为所述DSP。6.根据权利要求5所述的方法，其特征在于，所述将所述若干个报文包发送给目标镜像内存，包括：在得到第i个报文包之后，将所述第i个报文包传输到所述PCIe链路的端节点；通过所述PCIe链路，将所述第i个报文包传输到所述PCIe链路的根节点并存储在所述目标镜像内存中，继续执行第i+1报文包的传输，直至将所述若干个报文包全部传输完成，以使得所述目标镜像内存中的数据与所述目标虚拟内存中的数据一一对应；其中，i为大于零的整数。7.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述DSP的内存中划分若干个镜像内存；从所述若干个镜像内存中，确定与所述目标虚拟内存对应的镜像内存；将所确定的镜像内存确定为所述目标镜像内存。8.根据权利要求7所述的方法，其特征在于，所述方法还包括：设置所述目标镜像内存的目的地址为第一地址；相应地，所述根据所述PCIe链路，将所述若干个报文包发送给目标镜像内存，包括：根据...

【专利技术属性】
技术研发人员：赵玉灿，
申请(专利权)人：南京南瑞继保工程技术有限公司，
类型：发明
国别省市：