跨芯片处理系统以及其路由方法技术方案

本发明专利技术公开一种跨芯片处理系统及其路由设计。作为源节点的一芯片包括一互连总线、以及一微处理器。该互连总线具备一路由寄存器。该微处理器要求该源节点输出一封包在该跨芯片处理系统中传输交至一目标节点时，载有该源节点至该目标节点一路由路径的一路由信息寄存至该路由寄存器，以自该路由寄存器载至该封包的标头，随该封包自该源节点输出，指引该封包在该跨芯片处理系统中的传输。包在该跨芯片处理系统中的传输。包在该跨芯片处理系统中的传输。

【技术实现步骤摘要】
跨芯片处理系统以及其路由方法


[0001]本专利技术涉及一种跨芯片处理系统，特别涉及芯片之间的路由方案。

技术介绍

[0002]传统技术是采用以太网络实现多个系统之间的连接。以太网络实现的服务器群可提供强大计算能力。然而，以太网络建构的服务器群延迟大、系统效能不佳、成本高。
[0003]本
需要一种低延时、高可靠性、且高带宽利用率的系统连接技术。

技术实现思路

[0004]本专利技术公开一种跨芯片处理系统，在芯片之间、以及封装之间提供了互连接口，形成可彼此通信且资源灵活调用的系统。本专利技术特别公开系统中各节点的路由方案。
[0005]根据本申请一种实施方式实现的一跨芯片处理系统包括一第一芯片。该第一芯片具有一第一互连总线、以及耦接该第一互连总线的一第一微处理器。该第一互连总线具备一第一路由寄存器。该第一微处理器要求将该第一芯片作为一源节点，输出一封包，在该跨芯片处理系统中传输，交至一目标节点时，载有该源节点至该目标节点一路由路径的一路由信息寄存至该第一路由寄存器，以自该第一路由寄存器载至该封包的标头，随该本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种跨芯片处理系统，包括：第一芯片，具有第一互连总线、以及耦接该第一互连总线的第一微处理器，其中，该第一互连总线包含第一路由寄存器，该第一微处理器将该第一芯片作为源节点，输出封包，在该跨芯片处理系统中传输，该封包交至目标节点时，载有该源节点至该目标节点路由路径的路由信息寄存至该第一路由寄存器，以自该第一路由寄存器载至该封包的标头，随该封包自该源节点输出，指引该封包在该跨芯片处理系统中的传输。2.如权利要求1所述的跨芯片处理系统，其中：该第一互连总线更有存储空间存储路由总表，该路由总表包含该源节点至该跨芯片处理系统其他节点的路由路径。3.如权利要求2所述的跨芯片处理系统，其中：该路由总表根据该跨芯片处理系统的预设架构烧录。4.如权利要求2所述的跨芯片处理系统，其中：该路由总表在该跨芯片处理系统启动时，经扫描该跨芯片处理系统的架构而建立。5.如权利要求2所述的跨芯片处理系统，其中：该路由信息以第一位标示所载该路由路径固定、或动态配置；根据该跨芯片处理系统的预设架构，固定的该路由路径被烧录于该路由总表；以及动态配置的该路由路径，是该跨芯片处理系统启动时，经扫描该跨芯片处理系统的架构而建立在该路由总表。6.如权利要求1所述的跨芯片处理系统，其中：该路由信息标注有路径有效位数，显示该路由信息所载该路由路径的有效位数；以及该路径有效位数随着该封包在该跨芯片处理系统的传递而调整，作为路程进度。7.如权利要求1所述的跨芯片处理系统，其中：该第一微处理器要求该源节点输出的该封包用作请求时，更判断该请求的完成通知是否要原路返还，并以该路由信息的第二位标注；且该目标节点根据该第二位，决定是否原路返还该完成通知给该源节点。8.如权利要求7所述的跨芯片处理系统，其中：该路由信息所载的该路由路径包括中间节点的输出接口信息，用于相对中间节点的输入接口顺时针、或逆时针方向计数得输出接口；且该路由信息的第三位标示所使用的是顺时针、或逆时针方向计数。9.如权利要求8所述的跨芯片处理系统，其中：该目标节点辨识出该第二位指示原路返还该完成通知给该源节点时，更反转该第三位。10.如权利要求9所述的跨芯片处理系统，其中：该路由信息所载的该路由路径包括该源节点的输出接口的接口编号；且该路由信息所载的该路由路径包括该目标节点的输入接口的接口编号。11.如权利要求1所述的跨芯片处理系统，还包括：第二芯片，用作该目标节点，具有第二互连总线、以及耦接该第二互连总线的第二微处理器，其中：
该第二互连总线包含第二路由寄存器，寄存该目标节点所接收的该封包的标头所载的该路由信息；该目标节点接收到的该封包用作请求时，寄存至该第二路由寄存器的该路由信息有标示是否原路返还完成通知给该源节点；且该第二微处理器返还该完成通知...

【专利技术属性】
技术研发人员：王惟林，康潇亮，张帅，石阳，宋永峰，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：