基于FPGA的PCIE控制器验证方法、装置及计算机设备制造方法及图纸

本申请涉及一种基于FPGA的PCIE控制器验证方法、装置、计算机设备及存储介质，其中该装置包括：物理层传输模块，所述物理层传输模块用于将主机采集到的数据经过译码之后传送给第一速率转换模块；第一速率转换模块，所述第一速率转换模块用于将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；PCIE控制模块，所述PCIE控制模块用于根据第一速率转换模块输出的信号返回对应的控制信号；第二速率转换模块，所述第二速率转换模块用于将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。本发明专利技术能够实现在FPGA上验证ASIC PCIE控制器。制器。制器。

【技术实现步骤摘要】
基于FPGA的PCIE控制器验证方法、装置及计算机设备


[0001]本专利技术涉及固态硬盘
，特别是涉及一种基于FPGA的PCIE控制器验证方法、装置、计算机设备及存储介质。

技术介绍

[0002]计算机设备已经成为当今人们最具备生成力的实用工具，随着固态硬盘价格的下跌，固态硬盘越来越普及，NVMe SSD简称SSD(Solid State Disk或Solid State Drive)以其优越的性能更是发展迅猛，各大电脑厂商纷纷将计算机设备中的硬盘做成SSD。
[0003]目前，在对固态硬盘进行SOC芯片验证的过程中，由于EDA验证的局限性，一般会配合使用FPGA propotyping verification，由于是ASIC设计一般未对FPGA进行优化，并且FPGA速度一般都不高，但是PCIE的速度非常高，其速度过高导致无法进行验证。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种基于FPGA的PCIE控制器验证方法、装置、计算机设备及存储介质。
[0005]一种基于FPGA的PCIE控制器验证装置，所述装置包括：
[0006]物理层传输模块，所述物理层传输模块用于将主机采集到的数据经过译码之后传送给第一速率转换模块；
[0007]第一速率转换模块，所述第一速率转换模块用于将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；
[0008]PCIE控制模块，所述PCIE控制模块用于根据第一速率转换模块输出的信号返回对应的控制信号；
[0009]第二速率转换模块，所述第二速率转换模块用于将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。
[0010]在其中一个实施例中，所述第一速率转换模块还用于：
[0011]获取从物理层传输模块输出的125M低位宽信号；
[0012]将所述125M低位宽信号经过非对称同步FIFIO转成62.5M高位宽信号；
[0013]将62.5M高位宽信号发送至所述PCIE控制模块。
[0014]在其中一个实施例中，所述第二速率转换模块还用于：
[0015]获取从PCIE控制模块输出的62.5M高位宽信号；
[0016]将所述62.5M高位宽信号经过非对称同步FIFIO转成125M低位宽信号；
[0017]将125M低位宽信号发送至所述物理层传输模块。
[0018]在其中一个实施例中，所述物理层传输模块还用于：
[0019]将所述第二速率转换模块发送的数据经过译码转换成标准的电气信号发送给主机。
[0020]一种基于FPGA的PCIE控制器验证方法，所述方法应用于如上述任一所述的基于
FPGA的PCIE控制器验证装置中，包括：
[0021]通过物理层传输模块将主机采集到的数据经过译码之后传送给第一速率转换模块；
[0022]第一速率转换模块将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；
[0023]PCIE控制模块根据第一速率转换模块输出的信号返回对应的控制信号；
[0024]第二速率转换模块将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。
[0025]在其中一个实施例中，所述第一速率转换模块将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块的步骤还包括：
[0026]获取从物理层传输模块输出的125M低位宽信号；
[0027]将所述125M低位宽信号经过非对称同步FIFIO转成62.5M高位宽信号；
[0028]将62.5M高位宽信号发送至所述PCIE控制模块。
[0029]在其中一个实施例中，所述第二速率转换模块将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块的步骤还包括：
[0030]获取从PCIE控制模块输出的62.5M高位宽信号；
[0031]将所述62.5M高位宽信号经过非对称同步FIFIO转成125M低位宽信号；
[0032]将125M低位宽信号发送至所述物理层传输模块。
[0033]在其中一个实施例中，所述方法还包括：
[0034]将所述第二速率转换模块发送的数据经过译码转换成标准的电气信号发送给主机。
[0035]一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意一项方法的步骤。
[0036]一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项方法的步骤。
[0037]上述基于FPGA的PCIE控制器验证方法、装置、计算机设备及存储介质中，通过物理层传输模块将主机采集到的数据经过译码之后传送给第一速率转换模块；第一速率转换模块将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；PCIE控制模块根据第一速率转换模块输出的信号返回对应的控制信号；第二速率转换模块将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。本专利技术在原有的架构的基础上，通过非对称同步的FIFO进行速率的转换，使得PCIE控制器工作在62.5M，即能够实现在FPGA上验证ASIC PCIE控制器。
附图说明
[0038]图1为一个实施例中基于FPGA的PCIE控制器验证装置的结构框图；
[0039]图2为传统技术中基于FPGA的PCIE控制器验证信号的传输示意图；
[0040]图3为本专利技术中基于FPGA的PCIE控制器验证信号的传输示意图；
[0041]图4为一个实施例中基于FPGA的PCIE控制器验证方法的流程示意图；
[0042]图5为另一个实施例中基于FPGA的PCIE控制器验证方法的流程示意图；
[0043]图6为再一个实施例中基于FPGA的PCIE控制器验证方法的流程示意图；
[0044]图7为一个实施例中计算机设备的内部结构图。
具体实施方式
[0045]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0046]目前，在进行对SSD SOC芯片的FPGA原型验证过程中，按照ASIC的常规设计，PIPE(physical interface for pcie express—pcie物理层接口)的速率位宽分别为：...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的PCIE控制器验证装置，其特征在于，所述装置包括：物理层传输模块，所述物理层传输模块用于将主机采集到的数据经过译码之后传送给第一速率转换模块；第一速率转换模块，所述第一速率转换模块用于将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；PCIE控制模块，所述PCIE控制模块用于根据第一速率转换模块输出的信号返回对应的控制信号；第二速率转换模块，所述第二速率转换模块用于将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。2.根据权利要求1所述的基于FPGA的PCIE控制器验证装置，其特征在于，所述第一速率转换模块还用于：获取从物理层传输模块输出的125M低位宽信号；将所述125M低位宽信号经过非对称同步FIFIO转成62.5M高位宽信号；将62.5M高位宽信号发送至所述PCIE控制模块。3.根据权利要求2所述的基于FPGA的PCIE控制器验证装置，其特征在于，所述第二速率转换模块还用于：获取从PCIE控制模块输出的62.5M高位宽信号；将所述62.5M高位宽信号经过非对称同步FIFIO转成125M低位宽信号；将125M低位宽信号发送至所述物理层传输模块。4.根据权利要求1
‑
3任一项所述的基于FPGA的PCIE控制器验证装置，其特征在于，所述物理层传输模块还用于：将所述第二速率转换模块发送的数据经过译码转换成标准的电气信号发送给主机。5.一种基于FPGA的PCIE控制器验证方法，其特征在于，所述方法应用于如权利要求1
‑
4任一所述的基于FPGA的PCIE控制器验证装置中，包括：通过物理层传输模块将主机采集到的数据经过译码之后传送给第一速率转换模块；第一速率转换模块将物理层传输模块输...

【专利技术属性】
技术研发人员：李湘锦，张鹏，甘金涛，
申请(专利权)人：深圳忆联信息系统有限公司，
类型：发明
国别省市：