数据读写方法、装置、计算机设备和存储介质制造方法及图纸

本发明专利技术涉及一种数据读写方法、装置、计算机设备和存储介质，数据写入方法包括：响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据；将所述第二数据基于对应的写通道写入写缓存。本发明专利技术通过响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据，将所述第二数据基于对应的写通道写入写缓存，相比于现有技术中，每个写操作指令都对应一个写缓存及一个写通道，降低了写缓存的面积及写通道的数量，降低了写仲裁的负担，从而提高了读写效率。从而提高了读写效率。从而提高了读写效率。

【技术实现步骤摘要】
数据读写方法、装置、计算机设备和存储介质


[0001]本申请涉及数据存储领域，特别是涉及一种数据读写方法、装置、计算机设备和存储介质。

技术介绍

[0002]在数据处理中，处理模块经常会对输出处理的中间过程进行内存DDR操作，为保证算法处理的实时性和不同时钟域的数据转换，就需要用到读写缓存。如果一个处理模块需要多次读写内存DDR，就需要为每一个读写操作匹配一个读写缓存以及一个读写通道，并通过读写仲裁实现读写，如图1所示，这样就会导致整个读写缓存的面积较大，同时也会导致DDR的读写仲裁负担较多，降低读写效率。

技术实现思路

[0003]基于此，有必要针对上述技术问题，提供一种数据读写方法、装置、计算机设备和存储介质。
[0004]第一方面，本专利技术实施例提出一种数据写入方法，所述方法包括：
[0005]响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据；
[0006]将所述第二数据基于对应的写通道写入写缓存。
[0007]本专利技术通过响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据，将所述第二数据基于对应的写通道写入写缓存，相比于现有技术中，每个写操作指令都对应一个写缓存及一个写通道，降低了写缓存的面积及写通道的数量，降低了写仲裁的负担，从而提高了读写效率。
[0008]在一实施例中，所述响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据包括：
[0009]基于所述至少两个写操作指令分别对应的第一数据，确定是否需要进行位拼接操作；
[0010]若是，则对所述至少两个写操作指令分别对应的第一数据进行位拼接操作得到第二数据；若否，则将所述至少两个写操作指令分别对应的第一数据按照预设的第一时序规则进行组合得到第二数据。
[0011]在一实施例中，所述基于所述至少两个写操作指令分别对应的第一数据，确定是否需要进行位拼接操作包括：
[0012]确定所述第一数据的位宽是否是写缓存每次写入字节数的整数倍，若是，则不需要进行位拼接操作；若否，则需要进行位拼接操作。
[0013]在一实施例中，所述对所述至少两个写操作指令分别对应的第一数据进行位拼接操作得到第二数据包括：
[0014]对所述至少两个写操作指令分别对应的第一数据按照预设的第二时序规则进行
拆分；
[0015]将拆分后的第一数据按照预设的第三时序规则进行位拼接得到第二数据；
[0016]其中，所述至少两个写操作指令分别对应的第一数据在M个时钟周期内的数据总量与第二数据在N个时钟周期内的数据总量相等；
[0017]其中，M、N为不相等的整数。
[0018]第二方面，本专利技术实施例提出一种数据读取方法，所述方法包括：
[0019]响应于至少一个读操作指令，从读缓存中获取对应的第二数据；其中，所述第二数据从写缓存中获取且基于至少两个写操作指令分别对应的第一数据按照时序进行组合得到；
[0020]将所述第二数据按照时序进行拆分得到至少两个第一数据；
[0021]基于对应的读通道读取所述至少一个读操作指令对应的第一数据。
[0022]本专利技术通过响应于至少一个读操作指令，从读缓存中获取对应的第二数据；其中，所述第二数据从写缓存中获取且基于至少两个写操作指令分别对应的第一数据按照时序进行组合得到，将所述第二数据按照时序进行拆分得到至少两个第一数据，基于对应的读通道读取所述至少一个读操作指令对应的第一数据，相比于现有技术中，每个读操作指令都对应一个读缓存及一个读通道，降低了读缓存的面积及读通道的数量，降低了读仲裁的负担，从而提高了读写效率。
[0023]在一实施例中，所述将所述第二数据按照时序进行拆分得到至少两个第一数据包括：
[0024]基于所述第二数据，确定是否需要进行解拼接操作；
[0025]若是，则对所述第二数据进行解拼接操作得到至少两个第一数据；若否，则基于预设的第一时序规则对所述第二数据进行相应的拆分得到至少两个第一数据。
[0026]在一实施例中，所述基于所述第二数据，确定是否需要进行解拼接操作包括：
[0027]确定所述第一数据的位宽是否是读缓存每次读取字节数的整数倍，若是，则不需要进行解拼接操作；若否，则需要进行解拼接操作。
[0028]在一实施例中，所述对所述第二数据进行解拼接操作包括：
[0029]基于预设的第三时序规则对所述第二数据进行相应的解拼接；
[0030]基于预设的第二时序规则对解拼接后的第二数据进行合并；
[0031]其中，所述第二数据在N个时钟周期内的数据总量与第一数据在M个时钟周期内的数据总量相等。
[0032]第三方面，本专利技术实施例提出一种数据写入装置，所述装置包括：
[0033]时序组合模块，用于响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据；
[0034]写入模块，用于将所述第二数据基于对应的写通道写入写缓存。
[0035]第四方面，本专利技术实施例提出一种数据读取装置，所述装置包括：
[0036]获取模块，用于响应于至少一个读操作指令，从读缓存中获取对应的第二数据；其中，所述第二数据从写缓存中获取且基于至少两个写操作指令分别对应的第一数据按照时序进行组合得到；
[0037]时序拆分模块，用于将所述第二数据按照时序进行拆分得到至少两个第一数据；
[0038]读取模块，用于读取所述至少一个读操作指令对应的第一数据
[0039]第五方面，本专利技术实施例提出一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
[0040]响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据；
[0041]将所述第二数据基于对应的写通道写入写缓存；或
[0042]响应于至少一个读操作指令，从读缓存中获取对应的第二数据；其中，所述第二数据从写缓存中获取且基于至少两个写操作指令分别对应的第一数据按照时序进行组合得到；
[0043]将所述第二数据按照时序进行拆分得到至少两个第一数据；
[0044]基于对应的读通道读取所述至少一个读操作指令对应的第一数据。
[0045]第六方面，本专利技术实施例提出一种计算机可读存储介质，其上存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
[0046]响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据；
[0047]将所述第二数据基于对应的写通道写入写缓存；或
[0048]响应于至少一个读操作指令，从读缓存中获取对应的第二数据；其中，所述第二数据从写缓存中获取且基于至少两个写操作指令分别对应的第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据写入方法，其特征在于，所述方法包括：响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据；将所述第二数据基于对应的写通道写入写缓存。2.根据权利要求1所述的方法，其特征在于，所述响应于至少两个写操作指令，将至少两个写操作指令分别对应的第一数据按照时序进行组合得到第二数据包括：基于所述至少两个写操作指令分别对应的第一数据，确定是否需要进行位拼接操作；若是，则对所述至少两个写操作指令分别对应的第一数据进行位拼接操作得到第二数据；若否，则将所述至少两个写操作指令分别对应的第一数据按照预设的第一时序规则进行组合得到第二数据。3.根据权利要求2所述的方法，其特征在于，所述基于所述至少两个写操作指令分别对应的第一数据，确定是否需要进行位拼接操作包括：确定所述第一数据的位宽是否是写缓存每次写入字节数的整数倍，若是，则不需要进行位拼接操作；若否，则需要进行位拼接操作。4.根据权利要求2所述的方法，其特征在于，所述对所述至少两个写操作指令分别对应的第一数据进行位拼接操作得到第二数据包括：对所述至少两个写操作指令分别对应的第一数据按照预设的第二时序规则进行拆分；将拆分后的第一数据按照预设的第三时序规则进行位拼接得到第二数据；其中，所述至少两个写操作指令分别对应的第一数据在M个时钟周期内的数据总量与第二数据在N个时钟周期内的数据总量相等；其中，M、N为不相等的整数。5.一种数据读取方法，其特征在于，所述方法包括：响应于至少一个读操作指令，从读缓存中获取对应的第二数据；其中，所述第二数据从写缓存中获取且基于至少两个写操作指令分别对应的第一数据按照时序进行组合得到；将所述第二数据按照时序进行拆分得到至少两个第一数据；基于对应的读通道读取所述至少一个读操作指令对应的第一数据。6.根据权利要求5所述的方法，其特征在于，所述将所述第二数据按照时序进行拆分得到至少两...

【专利技术属性】
技术研发人员：彭雪峰，张宏，徐狄权，邱建悦，官乐乐，张诗肄，余月萍，
申请(专利权)人：浙江大华技术股份有限公司，
类型：发明
国别省市：